日清紡マイクロデバイスは新しい3次元実装技術「シリコンマザーボード(Si-MB)」を開発した。小型のシリコン基板の両面にICと外部部品を実装し、1パッケージに収めることで、実装面積を大幅に削減できる。機器やシステムの劇的な小型化に貢献する技術だ。
自動車や産業機器、民生機器など、さまざまな機器/システムに搭載される半導体の数は増加の一途をたどる。一方で、機器全体の小型化が求められていることもあり、実装面積の制約はますます厳しくなっているのが実情だ。そのため、半導体にはさらなる小型化、高集積化が求められている。過酷な使用環境における信頼性も維持しなければならない。さらに、部品点数が増えるとサプライチェーンが複雑になり、調達面での課題が発生しやすくなるため、BOM(Bill of Materials)の削減も重要になる。
こうした要求に応えるべく日清紡マイクロデバイスが開発したのが「シリコンマザーボード(Si-MB)※」だ。
※「Si-MB」は日清紡マイクロデバイスの登録商標です。
シリコンマザーボードは、シリコン基板の両面に回路を形成してICと電子部品を実装し、1パッケージに収める3次元実装技術である。
まず、シリコン基板内部に、トランジスタ、抵抗、コンデンサーをウエハープロセスで形成する。基板上面にはオペアンプICや電源ICなどの機能チップを実装する。そして基板下面(裏面)の印刷配線上にチップ抵抗やチップコンデンサーといった、IC化が難しい外部受動部品を実装する。このシリコン基板を、SOPやQFN、SONといった一般的に使われているパッケージに収める。つまり、既存のパッケージを利用しながら、部品を集約して高密度化を実現できることになる。
最大の特徴は、基板下面に外部部品を搭載できることだ。具体的には、裏面に絶縁膜となる樹脂を塗布して硬化させ、そこに、部品を搭載するための配線層を印刷で形成している。これにより、1000pF以上の大容量コンデンサーや1Ω以下の低抵抗、インダクターなどの受動部品をシリコン基板に一体化できるようになる。
日清紡マイクロデバイス 第二生産本部 パッケージ開発部 部長を務める藤井芳雄氏は、今回の技術の核心は“シリコンで”マザーボードを作った点にあると語る。「シリコンを用いたからこそ、半導体ウエハープロセスによって配線密度を上げ、機能チップを実装できる。半導体プロセスを適用できない部品は裏面に実装できる。“土地”(実装面積)が高いので、地上も地下も利用し、トータルで低コスト化に貢献できる技術だ」
シリコンマザーボードに既存パッケージを用いることも、低コスト化につながる。デバイスを高集積化し、大幅に小型化できる技術だとしても、新しい評価装置や実装プロセスが必要になれば、顧客にとって導入のハードルは高くなる。藤井氏は「今すぐにでも小型化、高性能化を実現したいというのが、お客さまの要望だ」と話す。「十分な市場実績がある既存パッケージを用いるので、評価用の新たな投資は不要なため、すぐに評価や機器の試作を始められる。品質を維持しつつ、短工期で高密度化と小型化を実現できるのが、シリコンマザーボードの大きな利点だ」
半導体製造前工程の進化だけでは半導体の性能向上が難しくなる中、コストを抑えながら性能を向上させる手法として、3次元実装技術への注目度が高まっている。特に注目を集めている技術の一つがチップレット集積だ。チップレット集積は、集積度を大幅に高められる一方で、ICに特化した実装技術なので、受動部品まで一体化することは難しい。「特に、基板裏面に受動部品を実装するとなると、製造プロセスの面では現実的ではない」と藤井氏は述べる。さらに、接続点の接合性にも課題があり、耐久性にも制約がある。
それに対し、従来のプリント基板実装では、チップ(パッケージ品)も受動部品も自由に実装できるが、実装面積は搭載ピッチに左右されるため大幅に縮小するのは難しい。
シリコンマザーボードは、こうした従来の部品実装や新たなチップレット集積の課題を解消し、「多様な部品を搭載できる自由度」「高密度実装」「過酷な環境でも安定して動作する耐久性」という3つの要素を実現した。
日清紡マイクロデバイスがシリコンマザーボードを用いてウィンドウコンパレーターと電流検出アンプの回路を試作したところ、ディスクリートで構築した場合に比べ、実装面積を80〜90%削減することに成功した。
ウィンドウコンパレーターの試作では、シリコン基板上に2個のコンパレーターICを搭載し、ウエハープロセスにより基板内部に抵抗素子を形成。基板下面には、印刷配線上にチップ抵抗を実装した。これにより、従来の構成に比べて実装面積を約90%削減した。
ウィンドウコンパレーターの試作例。ディスクリートでは304.8mm2(11.5×26.5mm)だった実装面積が、シリコンマザーボードによって28.1mm2(6.1×4.6mm)まで削減できた。両方とも「MID」のLEDが点灯していて、電圧の閾値が正しく判定されていることが分かる[クリックで拡大]電流検出アンプは、モーターの電流制御などに使われる。一般的に、低抵抗のシャント抵抗に電流を流し、両端に生じる電位差をオペアンプで増幅させるという方法が用いられる。これを、シリコンマザーボードを用いて構成したところ、実装面積を約80%削減することに成功した。日清紡マイクロデバイス 第二生産本部 パッケージ開発部 マネージャーを務める松延明彦氏によれば、この試作では、シリコンマザーボード裏面の印刷配線そのものを抵抗体として利用することで、大きな面積を占めるシャント抵抗を不要にしている。
日清紡マイクロデバイスはシリコンマザーボードを、ECU(電子制御ユニット)などの車載機器や、産業用ロボットなどの産業機器、AIサーバなどに提案していく計画だ。とりわけECUやロボットは、アナログ半導体の比率が高く、要求品質も高い。開発期間の短縮が求められる一方でコストを低く抑える必要がある。シリコンマザーボードは、そうしたアプリケーションに適していると日清紡マイクロデバイスは見ている。現在、複数のメーカーとともに、シリコンマザーボードを用いたシステムを評価中だ。
放熱特性のさらなる向上にも取り組む。高密度実装には、どうしても熱の問題がつきまとう。藤井氏は、シリコンマザーボードでも改善の余地はあるものの、シリコン自体は熱伝導率が高いため、有機基板よりも優れた放熱特性を実現しやすいと述べる。
日清紡マイクロデバイスは当初、有機基板やセラミック基板を用いて、今回の新しい3次元実装技術を開発していた。だが、有機基板にはゴミ/異物の付着や反りといった課題がある他、水を吸いやすいので、リフロー実装の過程で部品が剥離してしまうなどの問題も発生した。一方でシリコンは吸水せず、剛性が高くて反りも抑えられる。「シリコン基板は物性的に優れているが、コスト面では有機基板に軍配が上がる。そのため、われわれが持つ設計、製造のノウハウを生かして、シリコン基板の面積自体を小さくし、コストを抑えながら高密度実装を実現した」(藤井氏)
日清紡マイクロデバイスは、自社の5インチおよび6インチウエハー生産ラインを用いて、シリコンマザーボードを製造している。自社工場では最大8インチのウエハーも製造できるが、藤井氏は「まずはサンプル提供やPoC(Proof of Concept)から始まることが多いとみており、スピーディーに製造できる5インチや6インチウエハーを活用する予定だ」と説明する。
日清紡マイクロデバイスが試作した、シリコンマザーボードの5インチウエハー。ウエハーの厚さは約150μmだ。「われわれの製造プロセスにおいて150μmというのは、それほど薄くはない。だが、有機基板で150μmを実現しようとすると、大きく反ってしまう」(松延氏)[クリックで拡大]藤井氏は「シリコンマザーボードは、アナログ半導体のIDM(垂直統合メーカー)だからこそ、確立できた技術だ」と強調する。
アナログICの最終的な性能は、抵抗やコンデンサー、インダクターといった周辺部品との組み合わせや定数設計によっても変わる。それ故、前工程によってアナログICの性能自体を向上させるだけでなく、その性能を引き出し、機器やシステムの高性能化と高信頼性の確保を図るためには、ICと周辺部品を一体として最適化する後工程の実装技術も重要だ。
「アナログICの性能と使い勝手を上げるため、周辺部品を取り込んでモジュール化するという動機は当初から持っていた」(藤井氏)。そうした“アナログ半導体のIDMならでは”の発想が、シリコンマザーボードとして結実したのだ。
藤井氏は「シリコンマザーボードを作る実装の工程は、われわれがしっかりと行うが、実装する機能ICは必ずしも日清紡マイクロデバイスの製品でなくてもよいと考えている」と語る。「部品実装の自由度が高いのでカスタマイズもしやすい。ミックスドシグナル回路(デジアナ混載回路)などもすぐに実現できる。自社のIC搭載に限定せず、短工期で柔軟な部品実装をかなえるのが、シリコンマザーボードの大きな顧客提供価値だ」(同氏)
アナログ半導体のIDMならではの発想から生まれたシリコンマザーボードは、機器/システムのさらなる小型化という要求に応えてくれる技術になるだろう。
Copyright © ITmedia, Inc. All Rights Reserved.
提供:日清紡マイクロデバイス株式会社
アイティメディア営業企画/制作:EE Times Japan 編集部/掲載内容有効期限:2026年10月24日