インテル社の新プロセッサ、銅ピラー構造のフリップチップ実装採用：実装技術

プロセッサ・チップとパッケージ基板の接続にCPB技術（CPB：Copper Pillar Bumping）を利用した最初の事例だという。

[Peter Clarke，EE Times]

　米Intel（インテル）社が2006年1月に発売した、65nm技術で製造したマイクロプロセッサ「Presler」と「Yonah」（いずれも開発コード名）のパッケージ内実装に、従来のPb-Sn（鉛すず）はんだボールに代えて、銅（Cu）ピラー構造のバンプ（CPB：Copper Pillar Bumping）技術を採用していることが明らかになった。解析したのは、カナダのChipworks社である。

「Presler」に採用されたCuピラー。

　同社によれば、この65nmプロセッサは、プロセッサ・チップとパッケージ基板の接続にCPB技術を利用した最初の事例だという。CPB技術は高密度実装が必要なパッケージに向けたフリップチップ実装技術の1つで、従来のはんだバンプに比べると、導電性と熱伝導性に優れ、機械的強度が高く、さらに信頼性を高めることができる。

　同社のTechnical Intelligence部門でマネジャーを務めるGary Tomkins氏は、「Intel社の新プロセッサは、65nmルールのSiプロセス技術と歪みSi技術を導入したことだけでも驚嘆に値するが、パッケージ技術でも顕著な飛躍を遂げていたことになる」と述べた。

　Chipworks社のシニア・テクノロジ・アドバイザであるDick James氏は、「『Prescott』（開発コード名）など、以前のIntel社製プロセッサは、Pb-Snはんだボールを使った従来のフリップチップ技術を採用していた。それがYonahとPreslerでは、めっき技術で作成したCuピラー構造を使って、チップと基板を接続する方式に変更された。これにより、Pbの使用量を削減できるようになる。最近のPbフリー対応製品の中でも、使用量は少ない部類に入る。当社が知る限り、Intel製プロセッサの中で、CPB技術を採用した最初のプロセッサである」と述べた。