4Gビット/秒の高速ロジックアナライザをアジレントが発売、DDR3/4対応メモリの解析に向ける：テスト/計測 ロジックアナライザ

ステート速度が68チャネル時に最大4Gビット/秒と高い。DDR3やDDR4の高速インタフェースに対応するメモリやモジュール、それらを搭載する機器の開発に使える。

[薩川格広，EE Times Japan]

　アジレント・テクノロジーは、ステート解析時の論理レベル補足速度（ステート速度）が68チャネル時に最大4Gビット/秒と高いロジックアナライザ「Agilent U4154A 4Gb/s AXIeベース ロジック・アナライザ・モジュール」を発売した。「業界最速だ」（同社）と主張する。DDR3やDDR4の高速インタフェースに対応するメモリやモジュール、それらを搭載する機器の開発に向ける。

　計測用ハードウエアのハイエンド規格「AXIe（AdvancedTCA Extensions for Instrumentations and Test）」^＊1）に対応したモジュール型のロジックアナライザである。AXIe規格のシャーシに、ベースとなるロジックアナライザモジュールやオプションモジュールを収容することで、所要の仕様のシステムを構築できる。1個のシャーシに最大3個のロジックアナライザモジュールを収容でき、1個のロジックアナライザモジュールに最大136チャネルを搭載することが可能だ。すなわち、1個のシャーシで最大408チャネルのロジックアナライザを構成できる。

AXIe規格のモジュール式ロジックアナライザである。出典：アジレント・テクノロジー

　4Gビット/秒のステート速度が得られるのは、冒頭で述べた通り、ロジックアナライザモジュール1個当たりの使用チャネル数が68チャネル以下の場合である。これを超えて最大チャネル数の136チャネルまでは、ステート速度の上限は2.5Gビット/秒に制限される。

　ステート速度が高い他、ステートの判別に必要な波形サイズ（いわゆるValid Window）が最小100ps×100mVと小さいという特長もある。「DDR対応メモリインタフェースは、データレートの向上が続いており、それに伴ってデータ信号の電圧振幅がどんどん低下している。その結果、データ信号のアイパターンが描く開口部が徐々に小さくなってきた。具体的には、DDR3対応DIMMのインターポーザ部で波形をプロービングする場合に、ロジックアナライザに届く波形の最小開口サイズはDDR3 1600で250ps×300mV、DDR3 1937で200ps×200mV、DDR3 2133で120ps×100mVと縮小している」（アジレント・テクノロジー）。

　さらに、「タイミング・ズーム」と呼ぶ機能も備えている。全チャネル同時に、256Kサンプルのメモリ長にわたって12.5Gビット/秒（80ps相当）と高い時間分解能で、データ信号のタイミングをステートと同時に観測することが可能だ。

　価格は、136チャネル構成（シャーシとプローブケーブルを含む）で688万7404円（税別）から。

＊1）AXIe規格は、通信機器のハードウエア規格「AdvancedTCA」を計測器向けに拡張したもので、2010年7月に最初の規格が業界団体「AXIeコンソーシアム」によって承認された（参考記事：なぜモジュール型計測器なのか、高性能化で選択肢が拡大）。