ファブライトでも生きる“ASIC 屋”の技術力：富士通セミコンダクター取締役 執行役員副社長 八木春良氏（1/2 ページ）

「ファブレス」という世界的な潮流の中、日本国内の半導体企業も先端プロセスによる製造を外部に委託する動きを進めている。これまで日本企業の強みだった製造技術を手放した後、世界の半導体企業を相手にどのように勝負していくのか……。かじ取りは、難しい。国内半導体企業の一角、富士通セミコンダクターは、既存の自社工場を活用しつつ、最先端の製造プロセスは外部に委託するという「ファブライト戦略」を打ち出している。同社の取締役で執行役員副社長を務める八木春良氏に戦略を聞いた。

[前川慎光，EE Times Japan]

EE Times Japan（EETJ）　御社は長年、自社開発の製造プロセスを使ったASIC事業を展開してきました。今後は、先端プロセスによる製造を外部に委託するわけですが、どのような戦略でASIC事業を進めるのか、教えてください。

八木氏　ASICは、常に高性能と低コストの両方が求められるので、先端のプロセスで製造する必要があります。現在の最先端である28nmの製造プロセスについては、TSMCに製造を委託しますので、当社はファブレスのASICベンダーとしてASIC事業を進めることになります。しかし、外部に製造を委託するとはいえ、28nmプロセスを用いたASICをビジネスとして成り立たせるのは、そう簡単なことではありません。昔からASICを手掛けてきた「ASIC屋」だからこそ生き残る道があります。

　まず、外部の製造設備を使うとしても、ある程度の事業規模を確保できなければ、ASIC事業の継続は難しいでしょう。28nmの製造プロセスを採用した回路規模の大きなSoCを手掛けるには、開発費負担が大きいことに加え、設計インフラをそろえるだけでも膨大なコストが掛かるからです。

　その上で、顧客に振り向いてもらうには、何が必要なのか。長年にわたってASICを手掛けてきたこと、ASIC開発にどのような技術が必要であるかを強く意識し続けてきたことから言えることがあります。それは、ASICの物理設計だけではなく、論理設計にまで踏み込んだサポートを進めることだと考えています。

EETJ　もう少し詳しく教えてください。微細化が進むにつれ、ASICの開発はより困難になっているといわれています。ファウンドリや顧客とどのように協力してASIC開発を進めていくのでしょうか。

八木氏　もちろんASICなので、製品仕様そのものは顧客から頂きます。しかし、製品開発の早い段階から、顧客の開発現場の要求を積極的に取り込んでいかなければ、完成までスムーズに進めることができません。これは昔から言われてきたことですが、微細化が進むにつれて、その傾向がさらに強まっています。

　当社の側でも、特定のアプリケーション向けのASICを短期間で開発できるようなプラットフォームを用意しています。そうは言っても、今後さらに、委託先であるTSMCの方向性や、材料に依存した設計への制約を理解しながら、設計インフラを用意する必要があります。高誘電率絶縁膜と金属材料を用いたゲート構造が導入されて以降、非常に厳しい制約が設計に課せられるようになってきました。

　こうした厳しい制約の中でASICを作り上げるとき、ファウンドリが提供するライブラリやIP（Intellectual Property）を使って設計が完了するのであれば、われわれのような企業が存在する意味はないでしょう。しかし、ASIC事業を長年手掛けてきた経験から、そうではないということが分かってきました。ASICを開発するとき、この部分はファウンドリのライブラリやIPを使う、そしてこの部分は当社が担当するといった取捨選択のバランス感覚が肝になります。

　また、消費電力に関する制約を含めると、先端プロセスを採用したASICの設計はさらに困難になります。例えば仕様受けの場合だと、ハードウェアやソフトウェアの切り分けも含めて、顧客と一緒に開発を進めていかないとスムーズに完成させることは難しいでしょう。かつては、経験を基に消費電力を予測できましたが、今ではプロセッサコアの動作周波数がかなり大きくなっていることもあって、消費電力を見積もるのは容易ではありません。

　2011年中に、当社が設計した28nmプロセスのASICが幾つか市場に出てきます。私の個人的な感触では、20nmプロセスまで事業を成り立たせられるだろうという見通しを持っています。製造プロセスが変わろうとも、当社のASIC事業にとって最も大切なのは、顧客に与える安心感です。そのためには、スケジュールが厳しい状況でも、なんとか納期に間に合わせられる技術力と実績を持ったエンジニア集団が必要です。