問題はツールかモデルかユーザーか？ 切り分ける枠組みをJEITAが紹介：ET2011 開催直前情報

今回からEmbedded Technologyと同時開催になったEDA技術の展示会「EDSFair2011 Nov.」では、JEITAのECセンターでEDA技術の標準化に取り組むグループが、デジタル機器の内部を走る高速信号のシミュレーション品質を高めるフレームワークを紹介する。

[EE Times Japan]

　2011年11月16〜18日の3日間、パシフィコ横浜で設計技術ソリューション展「Electronic Design and Solution Fair 2011 November（EDSFair2011 Nov.）」が開催される。これまでEDSFairは1月に開催されており、今年も1月に開催済みだが、今回から、例年11月に開催されている組み込み機器の開発技術展「Embedded Technology 2011／組込み総合技術展（以下、ET2011）」と同時開催になった。

　このEDSFair2011 Nov.×ET2011の開催に先立ち、アイティメディアが運営する組み込み／エレクトロニクス関連メディア「＠IT MONOist」「EE Times Japan」「EDN Japan」では、ET2011の特設ページをオープンし、来場予定者や来場検討されている方々に向け、注目企業の見どころ情報を開催直前までお届けしていく。また、同特設ページでは、会期中・会期後も速報やリポート記事を多数掲載する予定なので期待してほしい（継続してウオッチしていただきたい！）。

　さて今回は、EDSFair2011 Nov.を主催する一般社団法人 電子情報技術産業協会（JEITA）の中で、EDA技術の標準化に取り組んでいるグループ「ECセンター EDA標準WG」の出展内容を紹介しよう。

＞＞3メディア合同「Embedded Technology 2011特集」

シミュレーション品質を高める枠組みを構築

　ECセンター EDA標準WGは、高速信号を扱うプリント基板などの伝送線路シミュレーションに使用されるIBIS（I/O Buffer Information Specification）モデルの品質向上のためのフレームワーク「IBIS Quality Framework」を2011年1月に新たに立ち上げ、既にWebサイト上で一般に公開している。設計時間短縮とシミュレーション精度向上に貢献するフレームワークだという。EDSFair2011 Nov.では、このフレームワークの周知と浸透を狙った展示を行う。

画像1　IBIS Quality Frameworkの入手方法

　展示ブースでは、PCやパネルを使ってIBIS Quality Frameworkを詳しく紹介する。

　EDA標準WGの担当者は、「IBISモデルは伝送線路シミュレーションの精度を確保するために非常に重要なモデルですが、シミュレーションと実測が合わないケースも多々あります」と話す。その原因としては、「IBISモデルの品質の問題」、「オペレータのスキルの問題」、「シミュレータの精度の問題」が絡む複雑さがあるという。「原因究明の検証は時間を浪費し、設計コストを圧迫してしまいます。これらの問題の早期解決には、問題を切り分けるための枠組みが必要になります」（同担当者）。そこでIBIS Quality Frameworkでは、品質が良いと判定できたIBISモデル「Golden IBIS」と、その判定時のシミュレーション波形「Golden results」をWebで公開している。

　ではIBISモデルの「品質が良い」かどうかは、一体どういう基準で判断するのだろうか？ EDA標準WGは、「品質が良い」とは、テスト回路群に対し、スキルの高い解析担当者が精度の十分な複数のシミュレータを用いて実施した「IBIS解析結果」と「SPICE解析結果」が一致することだと定義している。

画像2　「Golden IBIS」と「Golden results」の定義

　EDA標準WGでは、これまでにシングルエンドの低速（最大で数十Mビット/秒まで）のIBISモデルについて有効性を確認しており、今後は対応するモデルの範囲を拡大し、高速（最大で数百Mビット/秒まで）のIBISモデルや、差動線路のIBISモデルについての対応を検討していく予定だ。展示ブースでは、こうした今後の取り組みについても担当者から詳しい話が聞けるだろう。

　他にも展示ブースでは、設計技術者向けの実用的な専門書としてEDSFair2011 Nov.に合わせて発行する「SIシミュレーション・モデル解説書〜IBISモデルを使用した高速伝送線路解析」を、このイベントの期間中に限り特別価格の2000円で販売する。イベント終了後の一般販売価格は3150円。高速信号を扱うプリント基板の設計に携わる皆さんは、ぜひこの機会に手にとってみてほしい。EDA標準WGは、「特に若手の設計技術者にとってバイブルになればと期待しています」と述べている。

　さらにEDA標準WGは、EDS Fair 2011Nov.の最終日となる11月18日（金）に「IBIS Summit in Japan」も開催する。会場はパシフィコ横浜 会議センターの302号室。時間は13：00〜18：00。IBISに関する開発状況や今後の展望、課題、事例などが紹介される予定だ。ご興味の向きはこちらもチェックしていただきたい。

Electronic Design and Solution Fair 2011 November（EDSFair2011 Nov.）

会期	2011年11月16日（水）〜18日（金）
時間	10：00〜17：00（17日（木）は17：00から「ワインの夕べ」を開催し、18：00に終了）
会場	パシフィコ横浜
IBIS Quality Framework（JEITA/ECセンター EDA標準WG）・ブースNo．	F-33

＞＞↑↑↑特集ページはコチラから↑↑↑＜＜