ニコンが展望する10nm以下のリソグラフィ技術(後編):SEMICON West 2015リポート(3)(3/3 ページ)
今回は、10nm世代にArF液浸露光技術を適用する場合の2つ目の課題である「製造コストの急増」に焦点を当てる。ArF液浸露光技術とEUV(極端紫外線)露光のコストを比較すると、どんな結果になるのだろうか。
EUVのコストはArF液浸のコストと変わらない
計算の結果、いずれの技術でも(当然ながら)減価償却の割合が大きく、次いでマスク・コストの割合が大きくなった。製造コストが最も高くなるリソグラフィ技術は「ArF液浸SADPとEUVカットの併用」で、コストの値は約1.3である。最も低くなるリソグラフィ技術は「ArF液浸SADPと電子ビーム・カットの併用」で0.8をわずかに切った。次いで「EUVのSP」が低く、0.8をわずかに上回る値にとどまった。
Renwick氏は、IBMによるコスト推定の結果も紹介した。IBMはFinFET形成から第2層金属配線層までのプロセスに対し、ArF液浸リソグラフィ(マルチパターニング技術を適宜に採用)とEUVリソグラフィ(一部にSADPを使用)のコストを比較した。解像するパターンの大きさはFinFETのフィンピッチが24nm、第1層金属配線ピッチが32nmである。
積み上げ方式でコストの点数をカウントしたところ(コストが高いと点数が高く出る)、ArF液浸リソグラフィのコストが58.5点、EUVリソグラフィのコストが59点となった。
これらの計算結果から分かるのは「EUVリソグラフィのコストは高くない」ということだ。あるいは、「ArF液浸リソグラフィのコストが上昇した結果、EUVリソグラフィのコストと変わらなくなった」と表現すべきだろう。
もう一つ重要なのは、「ArF液浸リソグラフィに部分的にEUVリソグラフィを導入する工程」ではコストがきわめて高くつくことだ。EUVリソグラフィを採用するのであれば、全面的に導入することが望ましい。すると問題となるのは、EUVリソグラフィを構成する要素技術が全て、半導体メーカーに提供できる状態になっているかどうか(アベイラビリティ)である。全てがアベイラブルかどうかが(現在はそうなっていない)、EUVリソグラフィの課題であることがうかがえる。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- ASMLがEUV装置を15台受注、納品先はIntel?
ASMLが、EUV(極端紫外線)リソグラフィ装置を15台、“米国顧客企業の1社”に納入すると発表し、業界の観測筋の間でさまざまな臆測を呼んでいる。複数の情報筋が、この顧客企業がIntelではないかという見方を示している。 - EUVは本当に実用化できるのか?
半導体製造技術のロードマップでは、193nmリソグラフィに限界が来たら、157nmフォトリソグラフィへと移行するはずだった。しかし、実際に普及したのは193nmの液浸リソグラフィであった。次の技術として名前が挙がるのはEUVだが、「この技術が実際に商業用途で利用されるかどうかは定かではない」と指摘する声がある。 - ムーアの法則をできる限り進める――TSMCが7nmプロセス向けにEUV装置を発注
TSMCが、ASMLにEUV(極端紫外線)露光装置2台を発注していたことが明らかになった。TSMCは、EUVリソグラフィによって7nmプロセスの実現を目指すとみられている。2015年末には7nmプロセスを適用したチップのリスク生産が開始される可能性がある。 - ARMから見た7nm CMOS時代のCPU設計(18)〜壁に突き当たるリソグラフィ技術
プロセスルールの微細化において最も困難な課題は、リソグラフィ技術にある。7nm世代の半導体を量産するためのリソグラフィ技術は、いまだに確定していない。現在のところ、解決策としては、従来のArF液浸リソグラフィ技術の改善か、EUV(極端紫外光)リソグラフィ技術の開発が挙げられている。