再編が進み大きく業界地図が塗り変わりつつある半導体業界。半導体を取り扱う半導体商社の経営環境も激変期にある。そこで、EE Times Japanでは各半導体商社の経営トップにインタビューし、今後の成長、生き残り戦略を聞く企画を進めている。今回は、バリュー追求型の商社として成長を目指す菱洋エレクトロの大内孝好社長に聞いた。
2012年ごろから、主に高性能コンピューティング(HPC)分野では「CoWoS(Chip on Wafer on Substrate)」の製品化が進んだ。その最大の特長であるシリコンインターポーザは優れた技術なのだが、コストが高いのが難点だった。そのため、CoWosの低コスト版ともいえる2.nD(2.n次元)のパッケージング技術の提案が相次いだ。
TSMCが開発した2.5次元のパッケージング技術「CoWoS(Chip on Wafer on Substrate)」と「InFO(Integrated Fan-Out wafer level packaging)」を解説する。CoWoSでは、「シリコンインターポーザ」の導入により、樹脂基板では困難な微細配線が可能になった。InFOは、樹脂基板とバンプを省いたことで、低コストで高密度な再配線構造を形成できるようになり、パッケージの小型化と薄型化を実現した。
ルネサス エレクトロニクスは「DevCon Japan 2017」で、組み込み型AI(人工知能)を具現化したデモを多数展示した。そのうちの1つが、家庭用サービスロボットだ。ロボットに搭載したプロセッサにディープニューラルネットワーク(DNN)や強化学習を組み込み、「トレイに載せたコップを倒さずに、でこぼこした道を走行するには、トレイの角度をどう制御すればいいのか」を学習していく様子をデモで展示した。
今回は、なぜシステムを複数のチップに分ける必要があるのかを説明する。後半では、パッケージに求められる目標を達成する“究極のパッケージング技術”として期待されたシリコン貫通ビア(TSV: Through Silicon Via)と、旧世代のパッケージング技術との間に存在する、大きなギャップについて解説したい。