「InFO」技術を低コストの高性能コンピューティング（HPC）に応用：福田昭のデバイス通信（331） TSMCが開発してきた最先端パッケージング技術（4）（1/2 ページ）

[福田昭，EE Times Japan]

小型薄型パッケージング技術「InFO」をHPC向けに改良

　高性能プロセッサとその関連技術に関する国際学会「Hot Chips」がことし（2021年）8月22日〜24日にオンラインで開催された。「Hot Chips」は高性能プロセッサの最新技術情報を入手できる貴重な機会として知られている。会期は3日間で、初日が「チュートリアル（Tutorials）」と呼ぶ技術講座、2日目と3日目が「カンファレンス（Conference）」と呼ぶ技術講演会となっており、講演会とは別にポスター発表の機会も用意される。オンライン開催となったことしは、あらかじめ録画されたビデオをプログラムに沿って公開する形式となった。参加登録者は開催後も一定の期間は、オンデマンドで講演を聴講できる。

　初日の「チュートリアル（Tutorials）」では、13件の講演が実施された。その中で「先進パッケージング技術」に関する講演「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」が極めて興味深かった。講演者はTSMCで研究開発担当バイスプレジデント（現在はシステム集積化手法開発担当バイスプレジデント）をつとめるDouglas Yu氏である。

　そこで本講演の概要を第328回から、シリーズでお届けしている。なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

講演「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」のアウトライン［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　前回では前半に、TSMCが開発してきた先進パッケージング技術のトレンドを展望した。TSMCが過去に開発した先進パッケージング技術は、高性能コンピューティング向けパッケージング技術「CoWoS（Chip on Wafer on Substrate、コワース）」と、モバイル向けパッケージング技術「InFO（Integrated Fan-Out、インフォ）」に大きく分かれる。

　前回の後半では、モバイル向けInFOの派生品である「InFO_B（Bottom Only）」を解説した。今回はInFOを高性能コンピューティング（HPC）向けに改良した「InFO_oS（InFO-on-Substrate）」を説明する。

TSMCの最先端パッケージング技術とその進化。横軸は時間、縦軸は相互接続の密度とパッケージの大きさ。左下が「InFO」の派生品［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）