「2030年までに1兆トランジスタ」繰り返し強調するIntel CEO：Hot Chips基調講演（1/2 ページ）

[Ilene Wolff，EE Times]

　自らが掲げる高い目標を、確実に市場に伝えるためにはどうすればよいか。高性能プロセッサとその関連技術に関する国際学会「Hot Chips」の基調講演に登壇すればよいだろう。以前にも同じ内容の講演を行っていたとしても、そこでまた、主張するのだ。

「崇高な目標」の実現に向けた技術

Intel CEOのPat Gelsinger氏　出所：Intel

　オンライン開催された今回のHot Chips 34（米国時間2022年8月21〜23日）でIntelのCEO（最高経営責任者）、Pat Gelsinger氏が行った基調講演は、特に新境地を切り開くような内容ではなかったが、同氏はそこで、「パッケージ当たりのトランジスタ数は2030年までに、10倍に増大する見込みだ」との予測について語った。

　「現在のところ、パッケージ当たりのトランジスタ数は約1000億個だが、10年後には1兆個に達するとみている。当社の新技術を投入することにより、この崇高な目標を達成するための好機を捉えていきたい」（Gelsinger氏）

　さらに同氏は、この目標を実現するためのイノベーションとして、「RibbonFET」と、「PowerVia」「高NA（開口数）EUV（極端紫外線）リソグラフィ」の3つを挙げている。

　IntelのRibbonFETは、チャネルをゲートで取り囲むことで微細化を可能にした、いわゆるGAA（Gate-All-Around）構造を持つFETだ。PowerViaは、新しいバックサイド電力供給アーキテクチャだ。そして高NA EUVは、次世代の半導体製造リソグラフィ技術である。

　Intelは以前に、オランダのASMLが業界で初めて開発した、NA0.55の高NA EUVスキャナーを調達するという計画を発表していた。

　Gelsinger氏は、「EUV／高NAリソグラフィがあれば、われわれはこの先10年間、順調に進んで行くことができる。また、1つのパッケージ上に複数の集積回路を搭載する2.5D（次元）／3Dパッケージングは、基本的にローエンドのプロセス技術をパッケージングに適用した2.5D／3D構成として、ある種のダイサイズのスイートスポットを実現することが可能だ。われわれは、RibbonFETと、次世代の高NA EUV、2.5D／3Dパッケージング、電力供給の4つを組み合わせることにより、10年後に1兆個のトランジスタを達成するという道のりを確実に進んで行くことができるだろう」と述べる。

　Gelsinger氏はこのような前向きな見解を示しているが、Intelは現在、浮き沈みが激しい状況の最中にある。同社は2023年をメドに、ASML初の高NA EUVリソグラフィ装置を数億米ドルで調達する予定だったが、同社の2022年第2四半期の売上高は、前年同期比で2桁の減少率を記録している。