Intel、次世代Xeon Phiなどのロードマップを発表：ビジネスニュース 企業動向

Intelは、「International Supercomputing Conference（SC13）」において、次世代のプロセッサ「Xeon Phi」（コード名：Knights Landing）などのロードマップについて説明した。

[R. Colin Johnson，EE Times]

　Intelは、米国コロラド州デンバーで開催された「International Supercomputing Conference（SC13）」（2013年11月17〜22日）において、テクニカルコンピューティング分野における同社の新ロードマップを発表した。この中で、同社のハイエンドプロセッサ「Xeon」および「Xeon Phi」のカスタマイズについて説明している。今後は、プロセッサと同一のパッケージにメモリチップを搭載していく他、積層メモリダイについても高速スイッチや光ファブリックとともにプロセッサに統合する予定だという。

　Intelは、2013年9月に開催した開発者向け会議「Intel Developer Forum」において、同社の最新型SoC（System on Chip）「Quark」のカスタマイズについて説明を行った。今回のSC13では、テクニカルコンピューティングを手掛ける顧客企業との共同開発によって、同社のハイエンドプロセッサのカスタマイズに取り組んでいることを初めて明らかにした。Intelによると、XeonおよびXeon Phiの次期モデルでは、相互接続ファブリックと積層ダイを統合することにより、3Dパッケージのプロセッサ上にメモリを追加できる予定だという。

　Intelは、まずは次世代のXeon Phi（開発コード名：Knights Landing）を対象として、プロセッサ上にインパッケージのメモリダイを追加していく考えだ。Intelのテクニカルコンピューティンググループでバイスプレジデントを務めるRajeeb Hazra氏は、「Knights Landingにインパッケージメモリを統合するだけにとどまらない。この他にも、新たなレベルでの統合を幅広く検討している。例えば、インターコネクトの一部を統合したり、次世代ストレージ/メモリをプロセッサダイに近接させて組み込んだりすることも考えている」と述べている。

　またHazra氏は、「顧客企業のニーズに応じて、インパッケージメモリアーキテクチャをカスタマイズしたいと考えている。メモリ管理装置を用いることで、顧客企業に向けて、キャッシュの実行や、メモリ空間の均一化、またはその両方を組み合わせるといった選択肢を提供できるようになる」と述べている。

「Knights Landing」に、インパッケージメモリを統合したもの 出典：Intel

【翻訳：田中留美、編集：EE Times Japan】