アルテラのStratix10、新アーキテクチャ採用で従来比2倍のコア性能：FPGA（2/2 ページ）

アルテラは、ハイエンドのプログラマブルロジックデバイス「Stratix10FPGA＆SoC」のアーキテクチャと製品概要を発表した。新製品は「HyperFlexアーキテクチャ」や「ヘテロジニアス3D SiP（System in Package）インテグレーション」技術を採用している。製造はIntelの14nmトライゲートプロセスを用いて行われる。

[馬本隆綱，EE Times Japan]

ヘテロジニアス3D SiPインテグレーション技術

　Stratix10FPGA＆SoCで採用したもう1つの技術が、ヘテロジニアス3D SiPインテグレーション技術である。最大5.5M ロジックエレメント（LE）相当のロジックを集積したFPGAコアファブリックとそれ以外の複数チップを、1つのパッケージに集積することができる。

ヘテロジニアス3D SiPインテグレーション技術で集積したイメージ図（クリックで拡大） 出典：アルテラ

　ヘテロジニアス3D SiPインテグレーションには、Intel独自のEMIB（Embedded Multi-die Interconnect Bridge）技術が用いられている。インタポーザベースの接続手法に比べて、性能を向上でき、実装の簡素化やコスト削減、信号品質を向上することが可能となる。

　さらに、EMIB技術を活用することで、トランシーバの技術進化にも柔軟に対応することができるという。新技術では、仕様変更にも迅速に対応できるよう、「タイル」と呼ぶ概念を導入した。現在、PCIe Gen3に対応するトランシーバのタイルをハードIPで提供している。それ以外の最新規格については当面ソフトウェアIPで対応することになるが、標準規格として確定すれば、PCIe Gen4や56G、PAM-4などに対応するトランシーバのタイルも、ハードIPとして新たに用意していく予定だ。

包括的なセキュリティ機能を搭載

　Stratix10FPGA＆SoCは、セキュリティ機能も強化した。Athena GroupおよびIntrinsicIDとの協力に基づいて、Stratix10FPGA＆SoC向けの高度な暗号化アクセラレーションとPUF（Physically Unclonable Function） IPを用意した。具体的にはセクタ単位の認証と暗号化、多要素認証および、PUF技術に対応したセキュアデザインマネージャ（SDM）のサポートである。これらは、クラウドシステムや防衛関連装置、有線通信装置などでその重要度が高まっているという。

　この他、Stratix10ファミリには、最大1.5GHzで動作する64ビットARMクアッドコアCortex-A53がハードプロセッサコアとして搭載される。システムメモリマネジメントユニットや外部メモリコントローラ、高速通信インタフェースなど周辺機能も備えている。さらに、ハードブロックで浮動小数点DSPを搭載しており、単精度演算を最大10TFLOPSの性能で実行することができる。

　Stratix10ファミリの特長を最大限発揮させるための開発環境や、デジタル制御方式のDC-DCコンバータICも用意した。「Quartus II」開発ソフトウェアには、新たに「Spectra-Q」エンジンが搭載されている。HyperFlexアーキテクチャが備えているさまざまな性能や機能を最大限に高めつつ、階層設計への対応やコンパイル時間の短縮、高位合成への対応などを実現した。DC-DCコンバータICは、FPGAに内蔵されたSmart VID（Smart Voltage ID）情報を読み取り、供給する電圧をFPGAチップごとに最適化することができる。これによってFPGAの消費電力を節減する仕組みとなっている。