ルネサス、エラーに強いSRAMの大容量品を追加：フルCMOSに比べて500倍以上！

ルネサス エレクトロニクスは2015年7月、一般的なSRAMよりも500倍以上のソフトエラー耐性を持つ独自構造のSRAMで、大容量品を追加したと発表した。

[竹本達哉，EE Times Japan]

セル構造でエラー対策

　ルネサスエレクトロニクスは2015年7月、一般的なSRMAよりも500倍以上のソフトエラー耐性を持つ独自SRAM「Advanced Low Power SRAM」（以下、Advanced LP SRAM）の32Mビット容量品と、16Mビット容量品のサンプル出荷を同年9月から開始すると発表した。量産は同年10月からを予定している。

　ルネサス独自のAdvanced LP SRAMは、メモリセルの記憶ノードに金属やポリシリコンで電極を形成した「スタックトキャパシタ」を付加し、ソフトエラーの発生を抑制した構造的対策を施したSRAMだ。同時に、SRAMセルのロードトランジスタをポリシリコンTFTで形成。ロードトランジスタがシリコン基板上に形成されたNチャンネルMOSトランジスとの上層に積層することにより、下地のシリコン基板上にはNチャンネルMOSトランジスタのみで形成されている。これにより、メモリ領域内では寄生サイリスタ構造が存在しなくなり、原理的にラッチアップが発生しない構造になっている。

16M/32Mビット容量「Advanced Low Power SRAM」

　ルネサスでは、こうした独自構造を持つAdvanced LP SRAMはフルCMOSによるメモリセル構造の一般的なSRAMよりも500倍以上のソフトエラー耐性を持つとし、「実質ソフトエラーフリーを実現している」という。

　ルネサスは既に110nmプロセスを用いたAdvanced LP SRAMとして、4Mビット品と8Mビット品の量産を開始。今回、同プロセスを用いた16Mビット品と32Mビット品を追加した。

スタンバイ電流も従来比半分に

　待機時電流は、16Mビット品が0.5μA、32Mビット品が1μA（いずれも典型値）。「非常に（待機時電流が）小さく、従来品比で待機時消費電流を1/2以下に低減した」（ルネサス）としている。データ保持時の最小電源電圧は1.5Vで、従来品の2.0Vから低電圧化している点も特徴だ。

新製品の主な仕様 （クリックで拡大） 出典：ルネサス エレクトロニクス

　パッケージは、16Mビット品で48ボールFBGA、48ピンTSOP、52ピンμTSOPの3種があり、32Mビット品は48ボールFBGAを採用している。サンプル価格は、16Mビット品が1800円、32Mビット品が3400円となっている。

　システムプログラムや課金データなどの情報を格納するSRAMは、高信頼性が要求され、α線や宇宙線中性子線によって、引き起こされるソフトエラー対策が必須となっている。一般的なSRAMでは、エラー訂正（ECC）回路で訂正するが、ECCの性能を超えるような複数ビットに及ぶエラー訂正が行えないなどの課題を抱えている。