TSMCの7nm FinFET、2017年4月には発注可能に？：プロセス微細化を精力的に進める（1/2 ページ）

TSMCは米国カリフォルニア州サンノゼで開催されたイベントで、7nm FinFETプロセス技術について言及した。3次元（3D）パッケージングオプションを強化して、数カ月後に提供を開始する計画だという。

[Rick Merritt，EE Times]

“3D×3D”の時代へ

TSMCのJack Sun氏

　イベントに登壇したTSMCでCTO（最高技術責任者）兼研究開発担当バイスプレジデントを務めるJack Sun氏は、「われわれは、“3Dチップ×3Dパッケージ”の時代に突入しようとしている。今後10年は続くだろう」と述べている。

　Sun氏は、「2016年末までは10nmプロセスチップを量産し、2017年4月までに7nmプロセスを受注できるよう準備を進める計画だ」と話している。Sun氏は、同社のパッケージング技術「InFO（Integrated Fan Out）」について2種類の新しいバリエーションを披露した。アナリストによると、InFO技術はAppleの最新SoC（System on Chip）「A10 Fusion」に採用されているという。同氏は、用途別に3Dパッケージングを用意していることも明らかにした。

　7nmプロセス技術とInFOパッケージング技術は、4種類の市場向け設計プラットフォームに対応している。TSMCで設計技術プラットフォームの研究開発担当バイスプレジデントを務めるCliff Hou氏は、「2016年から、モバイル機器以外にも高性能コンピューティング（HPC：High Performance Computing）や自動車、IoT（モノのインターネット）向け設計プラットフォームを追加する計画だ」と述べている。

　HPCプラットフォームは、7nmプロセスを適用し、3.8GHzで動作する1Vプロセッサであることを確約している。IoTプラットフォームは、Intelの省電力技術「近しきい電圧（NTV：Near-Threshold Voltage）」に似た手法を採用する。自動車向けプラットフォームは、150℃で動作可能なチップをサポートする。

多様なプロセスを提供できるTSMC

　Qualcommでエンジニアリング部門のバイスプレジデントを務めるMichael Campbell氏は、TSMCのプロセス技術やそれらのバリエーションの多さに感嘆しているという。「TSMCの技術力があれば、現在直面している技術的な障壁をクリアできる。例えば、ロボティクスに使用するCMOSイメージセンサーをSoCに集積することも可能になるだろう」（同氏）

　TSMCは通常、毎年、新しいプロセス技術を生み出している。Sun氏は、「28＋ HKMG（High-k／Metal Gate）と16FF＋プロセスは現在、量産に対応している。16FFCと10nmプロセスは2016年中にも量産を開始する予定だ。7nmプロセスを採用した256MビットSRAMの製造は、2017年第1四半期に計画より2カ月前倒しでリスク生産を開始する」と述べている。

　TSMCによると、16nmプロセスは4種類の電圧レベルに対応し、28＋に比べて処理速度が45％向上し、リーク電流が80％減少するという。10nmプロセスは、16FF＋に比べてダイサイズが50％縮小し、処理速度が20％向上、消費電力が40％減少するという。

　Sun氏は、「TSMCの7nmプロセスは、10nmと比べて処理速度が15〜20％向上し、消費電力は35〜40％減少、ゲート密度が1.63倍になる」と述べている。Hou氏によると、7nmプロセスで製造したARMの「Cortex-A72」コアは、16FFCと比べて処理性能が30％向上し、消費電力が56％減少するという。

　TSMCのライバルであるGLOBALFOUNDRIESは2016年5月に、「10nmプロセスでは、トリプルパターニングの活用を無理に進めることはしない。また16nm以降はフルノードを提供するつもりはない」と述べている。こうした経緯を受け、同社は最近、10nmを飛ばして14nmから7nmに移行する計画を明らかにしている。

　Sun氏は7nmプロセスは「16FFC以降のプロセスとしては、多くのアプリケーションで長く採用される世代となるだろう」と述べている。10nmプロセスは息の長い世代にはならないかもしれないということだ。