TSMCの7nm FinFET、2017年4月には発注可能に？：プロセス微細化を精力的に進める（2/2 ページ）

TSMCは米国カリフォルニア州サンノゼで開催されたイベントで、7nm FinFETプロセス技術について言及した。3次元（3D）パッケージングオプションを強化して、数カ月後に提供を開始する計画だという。

[Rick Merritt，EE Times]

次世代の組み込みメモリ

　組み込みメモリに関しては、TSMCは、40nmプロセスを適用した超低消費電力（ULP：Ultra Low Power）組み込みフラッシュメモリを提供している。28nmバージョンも開発中で、セルサイズは0.004mm²だという。

　TSMCは現在、マイコン向けフラッシュメモリーに代わる組み込み用ReRAM（抵抗変化型メモリ）の開発に取り組んでいる。ReRAMは、フラッシュメモリと比べてコストとサイズを抑えられる。現在開発中の組み込みMRAM（eMRAM）は、フラッシュメモリまたはReRAMの代わりとして、またSRAM LLC（Last Level Cache）としても利用できるという。

　TSMCは、これらの新しい組み込みメモリの提供時期や適用するプロセスについては明らかにしていない。GLOBALFOUNDRIESは2016年9月、Everspin Technologiesからライセンス供与を受けてeMRAMを開発していることを明らかにした。22nm FD-SOI（完全空乏型シリコン・オン・インシュレータ）プロセスから製造を開始し、既存の組み込みフラッシュメモリと同様の用途に向けて2018年に提供を始める予定だとしている。

　Sun氏は、半導体シェアでTSMCを追いかける形のGLOBALFOUNDRIESに対する軽い皮肉を交えて、「FinFETは処理速度と消費電力の点でFD-SOIよりもはるかに優れている」と述べている。

5nmプロセスは？

　TSMCは2016年7月に、2020年までにEUV（極端紫外線）リソグラフィを適用して5nmプロセスを完成させる計画を明らかにした。Sun氏は5nmプロセスについてはほとんど触れていないが、EUVプロセスの開発状況と、同技術が完成するまでの間に使われる可能性のあるトランジスタの研究成果について説明した。

　TSMCは光源が125WのEUVステッパーを所有していて、最近、同装置を使って1日当たり1400枚以上のウエハーを3日間連続で製造したという。ただし、量産には250W出力装置が必要だという。それまでの間、マスクの欠陥の減少やレジスト感度の向上を続ける他、EUVに必要なペリクル（保護膜）や新たな計測ツールの開発に取り組むという。

　Sun氏は、5nmプロセスを用いたFinFETについても言及した。同トランジスタではゲルマニウムが使われる可能性もある。III-V族化合物を使ったGAA（Gate-All-Around）構造の採用も考えられる。同氏は、「最終的な目標はトンネルFETだが、実現には多くの課題がある」と述べている。

【翻訳：滝本麻貴、編集：EE Times Japan】