TSMCの1強時代に幕？ “2ファブ・オペレーション”が可能になった14/16nm世代：この10年で起こったこと、次の10年で起こること（15）（1/3 ページ）

今回は昨今、発表が相次いでいる新しいGPUのチップ解剖から見えてくる微細プロセス、製造工場（ファブ）の事情を紹介する。チップ解剖したのはNVIDIAの新世代GPUアーキテクチャ「Pascal」ベースのGPUと、ゲーム機「PlayStation 4 Pro」にも搭載されているAMDのGPUだ。

[清水洋治（テカナリエ），EE Times Japan]

8年間でトランジスタ集積数は10倍に

↑↑↑＞＞＞連載一覧へ＜＜＜↑↑↑

　2016年から2017年に掛けて、新しいGPUが続々と発表されている。GPUは「Graphic Processing Unit／グラフィックプロセッシングユニット」の略だが、画像認識やAI（人工知能）などにも応用され始めている。そうした画像認識やAIの処理のために新しいGPUは、8ビット整数演算器などをサポートしたり、FP64（浮動小数点64ビット演算）を強化したり、さまざまな機能アップが図られている。そうした機能アップを支えているのが半導体製造技術だ。従来のプロセステクノロジーでは搭載できなかった規模の回路（トランジスタ）を1つのチップに搭載できるようになったことで、上記のような機能アップ、すなわち進化がこの1年で一気に進んだのだ。

　つい8年ほど前まで半導体メーカーは40nmというプロセスを「最先端微細プロセス」と呼び、規模の大きなチップであってもせいぜい数億トランジスタを1チップに搭載するのが限界だった。数億トランジスタというと途方もない大きい数に思われるかもしれないが、いわゆるCPUと呼ばれる演算器は、低機能でも通常1M（メガ）ゲート（＝100万ゲート）規模で構成されている。ここでまた新しい単位が出てきてしまったが1ゲートとは、4トランジスタを通常意味する。1Mゲートとは、400万トランジスタになる。

　ただし、この400万トランジスタだけではCPUは動かない。CPUには「L1」と呼ばれるデータを一時的に保持するメモリが必要で、通常はデータメモリと命令メモリを有し、それぞれ16Kバイト以上の容量を持っている。1バイトは8ビットのことなので、128Kビットのメモリになる。1ビットのメモリは記憶を保持するために通常6トランジスタを必要とする。16Kバイトのメモリには約80万トランジスタが必要になる。この80万トランジスタはあくまでもメモリの中核部分だけであり、その周辺にデコード回路やデータをドライブする回路が付加されるので、実際には16Kバイトのメモリは90万トランジスタほどになるのだ。

　上記を合わせると低機能CPUだけでも、600万トランジスタを要してしまう。上位レベルの高性能CPUはその数倍のトランジスタを必要とし、さらにコア数を増加させることで、4コアCPUだけでも（L2キャッシュを含め）1億トランジスタを使い切ってしまう状況であった。数億トランジスタしか搭載できない時代のGPUも同様であり、多くのプロセッサを搭載できず、数億トランジスタを使い切ってしまっていたのだ。

　さて半導体プロセスは、40nmから28nm、20nmそして、14nmないし16nmへと順調に微細化を繰り返し、この8年間でおおよそ10倍の規模のトランジスタを1チップに搭載できるようになっている。

　通常の半導体プロセスには1世代進化するごとに集積度をほぼ2倍にできるという「ムーアの法則」がある。ムーアの法則通りであれば3世代微細化されると集積度は2倍×2倍×2倍で8倍となるのだが、実際には14nm/16nm世代でFinFETトランジスタが採用されたために、ムーアの法則よりも高い集積度を達成している。