HARエッチングとナノスケールパターニングで実現するメモリロードマップ：ラムリサーチ（3/3 ページ）

メモリ技術は市場の要求に応じて、より高密度かつ高性能、そして新素材や3D構造、高アスペクト比（HAR）エッチング、EUV（極端紫外線）リソグラフィへと向かっている。本稿では、これらの方向性を見据えた、Lam Researchの開発内容を紹介する。

[Yang Pan, Samantha Tan, Richard Wise（Lam Research），EE Times Japan]

マルチパターニングの簡略化

　DRAMやPCRAMで主に採用され、3D NANDでもある程度使用されているマルチパターニングは、CD変動による課題に直面し続けています。マルチパターニングの手法においては、パターニングの工程数が増加するため、ばらつきの原因も増加します。

　SAQP（Self-aligned Quadruple Patterning）では、リソグラフィ、成膜、エッチングの各工程でのばらつきによりパターン内に3種類の異なった寸法が生じます。例えば、スペーサーをエッチングする際に、下地がえぐられてしまうことがあります。このことがパターン内に「ピッチウォーキング」と呼ばれる寸法の周期的な変動を引き起こし、マルチパターニングの大きな課題となっています。

　この問題は、エッチング後のスペーサー形状が矩形であれば解決することができ、それはまさにラムリサーチが革新的な新しい金属酸化物材料を使用して実現したことです。下地への不要なエッチングを最小化したことと併せて、ラムリサーチはSAQPのフローを8工程から5工程に簡略化しました。

EUVリソグラフィの確率的変動問題

　ロジックおよびDRAMではEUVリソグラフィが急速に主流になるとみられ、この工程で生じる変動についても慎重な検討が必要になります。EUVリソグラフィでは高エネルギーの光子を使用するため、ランダム、あるいは確率的な変動の影響を受けやすくなります。

　ホールパターンの場合は、この確率的変動により、局所的なCDのばらつきが発生し、ラインやスペースの場合には、ラインエッジラフネス（LER）やライン幅のゆらぎ（LWR）などの不具合による影響が大きくなります。

　例えば、ビアの歩留まりは確率的変動により制約され、微細化が困難になります。小さなビアCDに対しては250Wのスキャナーパワーでも恐らく十分ではなく、パワーの増加に伴うEUVコストの上昇を抑制するためには、材料や後処理の革新が必要となります。

　数年にわたるラムリサーチの原子層エッチング（ALE）への取り組みは、この課題を克服するALEの能力を実証しました。ALEは自己飽和的なステップで構成され、その各ステップでウエハー表面を改質し、それからエッチングを行います。この繰り返しを何度も実行することで、ALEはパターン粗さの高周波成分を平滑化する、特徴的な能力を示します。

　ラムリサーチがこの効果をパートナー社とテストした結果、EUVによる局所的なCD均一性（LCDU）は3nm以上から1.3nmへと56％もの改善がみられました。1nm以下まで改善するチップメーカーもあると考えられます。

　LCDUの改善は、上流工程にも重要な影響を与えます。確率的変動をラムリサーチのエッチングおよび成膜プロセスで緩和できるため、EUVスキャナーを低エネルギーで運用することが可能になります。このようなリソグラフィ・エッチングの同時最適化はEUVのコストを2分の1に削減します。

---

　現在、ラムリサーチは、メモリのロードマップにおいて、EPEに対処するための原子層プロセスだけでなく、HAR構造に対するソリューションをモジュールレベルで既に開発しています。しかし、メモリロードマップ上にある全ての要件をコスト効率よく、タイムリーに満たすためには、装置メーカー、材料メーカー、チップメーカーの三者がプロセス開発の初期段階で協力することが欠かせません。