Intel、TSMCを活用しつつ「リーダーシップを取り戻す」：チップレットの3D実装などが成長の鍵に（1/3 ページ）

[Alan Patterson，EE Times]

業界初のTSMC 3nmプロセス採用

　Intelが、かつてのライバルであったTSMCへの依存度を高めている。売上高を増加させ、最終的に製造規模と半導体プロセス技術分野において世界リーダーとしての優位性を取り戻していきたい考えのようだ。

　3人のアナリストたちが行った調査によると、Intelは、Appleとともに、業界初となるTSMCの3nmプロセスを採用したチップを生産する予定だという。TSMCは2022年に、この最新のプロセス技術による生産を拡大していくとみられる。TSMCが3nmの生産を強化していく中で、その顧客企業は今のところIntelとAppleの2社だけのようだ。

　IntelのCEO（最高経営責任者）であるPat Gelsinger氏は、2022年2月17日に開催した投資家向けミーティングの中で、「（半導体分野において）リーダーシップを確実に取り戻していく」と繰り返し主張した。1年間にわたってIntelを主導してきた同氏は、「当社は、この先4年間で5つのノードを実現していく。その後、半導体プロセスの名称は、“ナノメートル”から“オングストローム”へと移行していくだろう」と述べている。

　Intelの飛躍的成長は、TSMCが5nm／3nmプロセスで提供するサポートによって大きく左右される。さまざまな課題の中の1つとして挙げられるのが、TSMCで製造するチップレットを、Intelが自社開発した別のチップレットと組み合わせ、GPU「Ponte Vecchio」（開発コードネーム）のようなデバイスに統合するという点だ。例えば、Intelの「EMIB（Embedded Multi-die Interconnect Bridge）」や「Foveros」などの新しいパッケージング技術を適用することにより、TSMCの5nmプロセスで製造したチップレットと、Intelが独自開発したシリコンチップとを統合することなどが挙げられる。

　これはIntelが、トランジスタ密度を高め、理想的には今後数十年にわたってムーアの法則を継続していくために進めるプレーナ型から3Dチップへの移行の一環だ。Intelは2030年までに、1つのチップ上に1兆個のトランジスタを統合する予定だという。

　Intelの計画は、ASMLの高NA（開口数）のEUV（極端紫外線）リソグラフィ装置に大きく依存することになるだろう。ASMLにとってIntelは、高NA EUV事業における最初の顧客企業となる（現在のところASMLのEUV事業の顧客企業は、TSMCやSamsung Electronics、Intel、Micron Technologyなど、ほんの数社に限られている）。ファウンドリー事業においてTSMCのライバルであるSamsungとIntelは、GAA（gate-all-around）技術とEUVを組み合わせたプロセスの導入で主導権を握ることにより、TSMCがこれまで売上高やプロセス技術におけるリーダーシップを維持するために用いてきたFinFETやEUVのノウハウを、超えていきたいと考えている。