耐圧1200VのSiC FET、低いオン抵抗×面積を実現：Qorvo／UnitedSiCの第4世代品（1/2 ページ）

[村尾麻悠子，EE Times Japan]

　SiCパワーデバイスを手掛けるUnitedSiC（現Qorvo）は2022年5月20日、同社の「第4世代（Gen4）SiC FET」となる耐圧1200VのSiC FETを発表した。なお、UnitedSiCは2021年11月にQorvoが買収し、現在はQorvoのパワーデバイスソリューションズ部門として事業を行っている。

Qorvo パワーデバイスソリューションズ部門ジェネラルマネジャーを務めるChris Dries氏

　同社は、SiC FETと低耐圧のシリコンMOSFETをカスコード接続することで、ノーマリーオフ動作と高性能なボディーダイオードを実現するSiCカスコードデバイスに注力してきた。2020年12月には、Gen4 SiC FETとして耐圧750Vの製品群を発表している。今回は、同じGen4のプラットフォームを用いた新製品で、ドレイン・ソース間オン抵抗（R_DS（ON））が23mΩ、30mΩ、53mΩ、70mΩで、パッケージがTO-247-3LまたはTO-247-4Lの計6品種を提供する。UnitedSiCの創設者兼CEO（最高経営責任者）で、Qorvo パワーデバイスソリューションズ部門ジェネラルマネジャーを務めるChris Dries氏は「単位面積当たりで最も低いR_DS（ON）を実現した」と強調する。

今回発表した耐圧1200Vの「Gen4 SiC FET」の品種［クリックで拡大］ 出所：Qorvo

　FoM（性能指数）についても、低E_OSS（過電圧・過電流ストレス値）、低Q_g（ゲート入力電荷量）、低C_{OSS, tr}（出力容量）を実現したとする。0〜12Vおよび0〜15Vのゲートドライバーを使用できるので、Si MOSFET、IGBT、SiC MOSFETのいずれのゲート駆動電圧と互換性がある。さらに、銀焼結ダイアタッチ（焼結銀ペーストによるダイアタッチ）の技術を用いることで、優れた熱性能も実現した。

　Dries氏は「当社のGen4 SiC FETでは、セルピッチを狭めたトレンチ構造を採用していることに加え、ドリフト層を最適化した。基板の厚さも150μmから100μmへとさらに薄くしている」と説明する。「これらの技術により、R_DC（ON）×面積の数値は、競合のSiC MOSFETに比べ、2倍以上優れている。当社の前世代品と比較しても40％削減している」（同氏）。スイッチング損失についても、前世代品から30％削減することに成功した。

左＝Gen4 SiC FET技術の特長／右＝前世代品との比較［クリックで拡大］ 出所：Qorvo

　新製品のうち30mΩ品を、他社の40mΩ品と比較した場合、「ダイサイズが47％小型化しているにもかかわらず、当社の30mΩ品は、より優れた熱抵抗を実現している」とDries氏は述べる。さらに、銀焼結ダイアタッチと基板の薄型化により、定格電流は31〜48％向上し、熱抵抗は40〜60％減少した。

R_DC（ON）が36mΩ〜40mΩの他社製品との比較。右のグラフは、Qorvoの耐圧1200V Gen4 SiC FETの熱抵抗を「1」として、他社製品と比較した結果［クリックで拡大］ 出所：Qorvo