裏面電源供給がブレークする予感、そしてDRAMも3次元化に加速 〜VLSI2023：湯之上隆のナノフォーカス（64）（3/7 ページ）

2023年6月に開催された「VLSIシンポジウム2023」は大盛況であった。本稿では、筆者が“ブレークの予感”を抱いた裏面電源供給技術と、3D（3次元） NAND／DRAM技術に焦点を当てて、解説する。

[湯之上隆（微細加工研究所），EE Times Japan]

Samsung ElectronicsのGAA構造の3nmトランジスタ

　Samsung Electronics（以下、Samsung）は、“World’s First GAA 3nm Foundry platform Technology (SF3) with Novel Multi-Bridge-Channel-FET (MBCFETTM) Process”（論文番号T1-2）というタイトルで、GAAトランジスタ構造を適用した3nmのファウンドリー用プラットフォーム（SF3）を発表した（図7）。

図7［クリックで拡大］ 出所：Jaehun Jeong (Samsung) “World’s First GAA 3nm Foundry platform Technology (SF3) with Novel Multi-Bridge-Channel-FET (MBCFETTM) Process”, 2023 Symposium on VLSI Technology and Circuits Digest of Technical Papers, T1-2.

　Samsungが「Multi-Bridge-Channel-FET（MBCFET）」と呼ぶGAA構造のトランジスタは、4nm FinFETに比べて、速度が22％向上し、消費電力が34％低減され、面積を21％縮小することができるという。

　Samsungは2022年6月30日、GAAを適用した3nmのロジック半導体の初期生産を開始したと発表した（『Samsung、GAAを適用した3nmプロセスの生産を開始』）。これに対して、TSMCが3nmの量産開始を宣言したのは、2022年12月29日であり、そのトランジスタはFinFETを延命している。

　この状況だけを見ると、Samsungが発表タイトルに“World’s First GAA 3nm”と付けた通り、Samsungの方が、3nmの量産開始時期でも、GAAの量産適用においても、TSMCより先行していると言える。

　しかし、2023年前半に、Samsungの3nmの歩留まりが低迷しているという報道が相次いだ。そのため、せっかく、TSMCより早くGAAを導入した3nmの量産を開始しても、それがファウンドリーのビジネスに有利に働いているとは言えない状況にある。

　一部の識者の間では、「TSMCがGAAを採用するのは2nmからである。その2nmの競争で有利に立つために、2022年からSamsungは壮大な実験を行っているのではないか？」という意見もある。

　このように、先端ロジック半導体では、GAA構造のトランジスタが注目を集めているが、筆者はそれよりも先に、裏面電源供給がブレークするのではないかと見ている。

多層配線におけるジレンマ

　なぜ、裏面電源供給ネットワーク（BSPDN）がブレークすると思うのかを、図8を用いて説明する。先端ロジック半導体では、多層配線数が15〜16層以上にもなる。その多層配線には、細い信号線と太い電源供給線が混在している。そこに、一つのジレンマが発生する。

図8［クリックで拡大］ 出所：Naoto Horiguchi (imec) “CMOS Scaling by Backside Power Delivery”, 2023 Symposium on VLSI Technology and Circuits, Short Course 1-5.

　チップ面積を有効に使うためには、電源供給線を細くしたい。ところが、電源供給線を細くすると、電源ラインの抵抗が増大するために、I（電流）×R（抵抗）で計算されるV（電圧）が低下する（IRドロップと呼ぶ）。すると、トランジスタの動作に悪影響が出る。

　一方、IRドロップを防ぐために、十分太い電源ラインを形成すると、その電源ラインが占める面積が大きくなり、信号線をより微細化したり、タイトに詰め込んだりしなければならなくなる。

　つまり、IRドロップと電源供給ラインの太さは、トレードオフの関係にあると言える。しかし、ロジック半導体は、より微細化が求められている。そこで、このトレードオフを解決して、微細化を進めやすくするアイデアが、電源供給ラインをトランジスタの下に形成するBuried Power Rail（埋込電源線、BPR）であったり、裏面から電源を供給するBackside Power Delivery Network（BSPDN）だったりする。

　これらBPRやBSPDNは、GAAより後か、またはGAAと同時に先端ロジック半導体に適用されるのかと思っていたら、どうやら、GAAより先に使われそうな気配である。

　その理由の一つとして、GAAの開発と量産はとても大変だが、BPRやBSPDNは、製造方法次第ではそれほど大変ではないかもしれないということがある。加えて、BPRやBSPDNを採用しないと、この先の微細化が困難になるという問題もある。

　ただし、BPRやBSPDNには、さまざまな製造方法が考えられるため、先端ロジック半導体メーカーは現在、どれが最適なのかを探索していると思われる。その中で、米Intelが「PowerVia」と呼ぶBSPDNを発表しているので、以下で説明したい。