超多ピンと複数ダイ搭載を両立させた小型パッケージFO-WLP：福田昭のデバイス通信（435） 2022年度版実装技術ロードマップ（59）（1/2 ページ）

引き続き、各種パッケージ技術の動向を紹介する第3章第3節を取り上げる。今回から「3.3.2.2　FO-WLP、FO-PLP、部品内蔵基板」の概要を紹介する。

[福田昭，EE Times Japan]

WL-CSPとFO-WLPの基本的な違い

　電子情報技術産業協会（JEITA）が3年ぶりに実装技術ロードマップを更新し、「2022年度版　実装技術ロードマップ」（書籍）を2022年7月に発行した。本コラムではロードマップの策定を担当したJEITA Jisso技術ロードマップ専門委員会の協力を得て、ロードマップの概要を本コラムの第377回からシリーズで紹介している。

　本コラムの前々回から、第3章「電子デバイスパッケージ」の第3節（3.3）「各種パッケージ技術動向」を紹介し始めた。前回からは、第3章第3節第2項（3.3.2）「ウェハレベルパッケージ（WLP）、パネルレベルパッケージ（PLP）、部品内蔵基板」の説明を始めている。

第3章第3節（3.3）「各種パッケージ技術動向」の主な目次。「2022年度版　実装技術ロードマップ」（書籍）から筆者がまとめたもの［クリックで拡大］

　「3.3.2　ウェハレベルパッケージ（WLP）、パネルレベルパッケージ（PLP）、部品内蔵基板」は以下の2つの項目によって構成される。「3.3.2.1　WL-CSP（Wafer Level-Chip Size Package）」と「3.3.2.2　FO-WLP（Fan-Out Wafer Level Package）、FO-PLP（Fan-Out Panel Level Package）、部品内蔵基板」である。その中で前回は、「3.3.2.1　WL-CSP」の概要を説明した。今回からは「3.3.2.2　FO-WLP、FO-PLP、部品内蔵基板」の概要をご紹介する。

　FO-WLPと前回で説明したWL-CSPはいずれも「ウエハーレベル」と称するものの、製造工程には基本的な違いがある。WL-CSPは、回路を形成済みのシリコンウエハーをそのままパッケージ基板として使う。

　これに対してFO-WLPは、回路を形成済みのシリコンウエハーを裏面から所望の厚さになるまで研削し、次いで個々のシリコンダイに切り離す（個片化）。それから「キャリア」と呼ぶウエハー（円形の板）あるいはパネル（四角い板）にシリコンダイを再配置する。この段階からパッケージングの工程が始まる。キャリアを利用してシリコンダイをまとめて樹脂モールドし、「疑似ウエハー」と呼ぶシリコンウエハーよりも大きな基板を作る。この基板に再配線層や入出力端子を形成する。

WL-CSP（左）とFO-WLP（右）の組み立て工程（ウエハーあるいは疑似ウエハーを斜め上から見た状態）［クリックで拡大］ 出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）

　「ウエハー」ではなく、「ウエハーレベル」と呼称しているのは、ウエハーに相当する大きさのキャリアと疑似ウエハーを含んでいるから、とも言える。なおキャリアが四角いパネルであれば、「パネルレベル」のパッケージングとなる。