注目が集まるチップレット技術で2023年に見られた重要なブレークスルー：SoCからの移行は加速していくか（2/3 ページ）

半導体の微細化による「ムーアの法則」が頭打ちになりつつあるなかで注目が集まるチップレット技術。本稿では今後の発展の展望や2023年にあった重要なブレイクスルーなどを紹介する。

[Majeed Ahmad，EE Times/EDN]

EliyanのBunch-of-Wiresチップレット技術

　BoW（Bunch-of-Wires）チップレット技術のパイオニアであるEliyanは、標準有機パッケージにおいて40Gbps（ギガビット/秒）/バンプで動作し、130umピッチで2.2Tbps（テラビット秒）/mm以上のビーチフロント帯域幅を実現する5nmプロセスのシリコンデバイスを開発している。これは同社の「NuLink PHY技術」に基づいたもので、より微細なバンプピッチの標準パッケージでも入手可能だ。

図2：TSMCの5nmプロセスで実装されたEliyanのチップレットプラットフォーム［クリックで拡大］ 出所：Eliyan

　BoW規格に基づくEliyanのチップレットインターコネクト技術は、急速に広まりを見せているUCIe（Universal Chiplet Interconnect Express）Die-to-Die（D2D）インターコネクト規格と互換性がある。UCIeの他にも、EliyanのNuLink PHY技術はHBM（High Bandwidth Memory）規格とも互換性があるという。

Die-to-DieインターコネクトIP

　チップレット向けD2DインターコネクトIP（Intellectual Property）ソリューションのサプライヤーであるBlue Cheetah Analog Designは、12nmプロセスのテストチップでのシリコン実装を発表している。同社の2〜16Gbps「BlueLynx」チップレットインターコネクトIPソリューションは5nm、7nm、12nm、16nmプロセス技術で入手可能だ。BlueLynx D2DインターコネクトサブシステムIPは、ODSA（Open Domain-Specific Architecture） BoW（Bunch of Wires）規格をサポートするPHYおよびリンク層からなり、UCIeチップレット規格をサポートするような構成になっている。

図3：このチップレットインターコネクト技術は複数のプロセスノードをサポートしながらも広範なパッケージングニーズに応えられるという［クリックで拡大］ 出所：Blue Cheetah Analog Design

　Blue Cheetahはデータセンター、ネットワーキングならびにAIアプリケーションにおいてBlueLynxチップレットインターコネクトIPを使用しているティア1メーカーおよびスタートアップ企業と協業している。