チップレット設計期間をどう短縮するのか 米新興が提案：モジュール式プラットフォーム（1/2 ページ）

チップレットへの注目度が高まるにつれて、チップレット設計における課題も出てきた。米国のスタートアップBaya Systemsは、そうした課題に応えるソリューションを明らかにした。

[Gary Hilson，EE Times]

　チップレット技術を手掛ける米国のスタートアップBaya Systems（以下、Baya）はステルスモードから脱し、チップレットに関する技術の詳細を明らかにした。

　BayaのCCO（最高商務責任者）を務めるNandan Nayampally氏は、米国EE Timesとのブリーフィングで、「SoC（System on Chip）とチップレットのシステム設計、ソフトウェア開発の複雑さが爆発的に増大する中、チップレットの分析、設計、展開を加速する必要性も高まっている」と語った。

　同氏は、「Bayaのより広範な課題は、われわれが現在“インテリジェントコンピューティング”と呼んでいるヘテロジニアスコンピューティング環境において、AI（人工知能）ワークロードが直面するデータ移動のボトルネックに取り組むことだ」と述べた。

　Nayampally氏によると、より複雑なメモリ階層と処理ソリューションが結合されるとしても、データ移動を削減するには、より統合的なシステムが必要だという。同氏は、「チップレットは解決策を提供するが、標準化されていても、チップレットとSoC両方のソフトウェア開発が複雑になるため、エンドツーエンドのワークフローをサポートするツールが必要になる」と付け加えた。

　Nayampally氏は、「チップレットの利点を十分に活用するには、特にシステムの大型化に伴って多くの課題が生じる。性能を保証できることが必須だが、これらの異なる処理要素間で、それをどのように行うのかが問題だ」と述べる。

　同氏は、「市場投入までの時間は短縮されているにもかかわらず、コストと消費電力も考慮しなければならない。Bayaは、マルチチップまたはマルチクラスタシステムと、より複雑なさまざまな処理要素を組み合わせた展開において、分析と設計、開発を加速させるアプローチをとっている」と述べている。

チップレット設計を加速するプラットフォーム

　Nayampally氏によると、同社のアルゴリズム駆動型システムアーキテクチャプラットフォーム「WeaverPro」とスケーラブルなIP（Intellectual Property）およびキャッシュファブリックである「Weave IP」と組み合わせることで、データ駆動型の設計と最適化を通じてチップレットアーキテクチャを構築するための全てのステップをまとめることができるという。「ファブリックは多層構造で設計されており、実際にプロトコルに依存しないトランスポートが可能で、その上にプロトコルが効率的に積み重ねられている」と同氏は説明している。

　Nayampally氏によると、全てを並列化するのではなく、必要に応じて一般的なワイヤや特殊な専用ワイヤを使用することで、コスト、ロジック、電力に対処できるという。

　BayaのWeaverPro基本ソフトウェアプラットフォームには、効率的なメモリおよびキャッシュアーキテクチャの迅速な設計、フリーフォームキャッシュおよびメモリ階層の解析、ワークロードシミュレーションおよびグローバルシステムアーキテクチャの最適化、チップレットパーティションをサポートする「Cache Studio」が含まれる。

Baya Systemsのソフトウェアプラットフォーム「WeavePro」の概要［クリックで拡大］ 出所：Baya Systems

　一方、「Fabric Studio」は、データ駆動型の最適なオンダイファブリックマイクロアーキテクチャの設計、設計パラメータと性能の静的解析と最適化、物理特性を考慮した設計の生成に使用できる。