次世代AIチップレットで重要度が高まるインターコネクト技術：AIデータセンターに対応（2/3 ページ）

電力効率やコストが懸念されるAIデータセンターでは、チップレット集積の適用が現実的だとされる。チップレット集積技術の進化の鍵を握るのが、インターコネクト技術だ。

[Letizia Giuliano（Alphawave Semi），EE Times]

チップレットの必要性

　AIの利用要件を満たすための規模拡大が進むにつれて、既存のモノリシックSoC（System on Chip）では、フォトリソグラフィ装置のレクチルの限界を超えることなく、増大する通信帯域幅要件と他の必要な機能とを統合することがますます困難になってきている。このために欠陥が生じ、歩留まりが低下している。

　チップレットは既存のモノリシックSoCとは異なり、システムを小型かつ特殊なビルディングブロックに分解し、それぞれを各機能向けに最適なプロセスを適用して開発し、最終的には複数ベンダーのチップレットをSoCに統合できる。このようなアプローチにより、柔軟性とモジュール性の大幅な向上が可能だ。

　チップレットモデルに移行するメリットの一つは、ダイサイズの小型化によって歩留まりが向上するという点である。さらに、既に実証済みのシリコンIP（Intellectual Property）を再利用できるため、NRE（Non-Recurring Engineering）コストをはじめ、各種コストの削減も可能だ。またデータによると、シリコンプロセスとアーキテクチャをインテリジェントに組み合わせることで、システム全体の消費電力量を25〜50%削減することも可能だという。

チップレットはコスト低減に貢献する［クリックで拡大］ 出所：Alphawave Semi

　これがデータセンターでどのように機能するかを考えると、I/Oコネクティビティの構成が異なるさまざまな種類のI/Oチップレットを想定できる。これは、異なる種類のメモリサブシステムに対応するメモリチップレットと、異なる種類のワークロード／AIアプリケーションに対応するコンピュートチップレットとを組み合わせたものになるだろう。

　チップレットベースの設計を実現した他の市場動向は、エコシステムに起因するものだ。その主要な技術的成功要因となっているのが、2.5次元（2.5D）シリコンインターポーザーや再配線層（RDL）インターポーザー、シリコンブリッジ、3D実装などのICパッケージング技術の進歩であり、より優れたスタックダイソリューションの実現に向けてハイブリッドボンディングや各種技術が導入されている。

　ダイツーダイインターコネクトにも業界標準がある。例えば、UCIe（Universal Chiplet Interconnect Express）や、ダイツーダイ接続プロトコルのためのNoC（Network-on-Chip）ベースのエコシステムが導入されていることなどが挙げられる。また、チップレットが台頭する上で不可欠となるのが、協業だ。業界は協業により、サプライチェーンを統合してアセンブリを簡素化できる。これはファウンドリーによって推進されており、例えばSamsung Electronicsの「MDI Alliance」や、TSMCの「3DFabric Alliance」などがある。