TSMCが2nm量産へ前進 競合引き離す：2025年内にも生産開始（1/2 ページ）
TSMCは、2024年12月に開催された「IEDM 2024」で、2nm世代のプロセス技術「N2」に関する論文を発表した。同社はN2プロセスでの量産を2025年内にも開始する予定だ。
TSMCは、国際会議「IEDM（International Electron Devices Meeting）2024」（2024年12月7〜11日／米国カリフォルニア州サンフランシスコ）において、2nm世代の半導体製造プロセス技術について論文を発表し、ナノシートトランジスタと裏面電源供給における進展を強調した。この次世代ノード「N2」は、ナノシートGAA（Gate-All-Around）トランジスタを採用することにより、既存の3nmプロセスで使われているFinFETベースのアーキテクチャと比べて著しい進歩を遂げている。
既存のFinET技術では、垂直なシリコンフィンがトランジスタの中心に形成されている。一方、ナノシートやGAAトランジスタは、このフィンを薄いリボン状のシリコン層のスタックに置き換える。このような構造的変化により、デバイス内の電流の制御を強化できるだけでなく、ナノシートの幅を変更することで異なる性能要件に対応するなど、エンジニアに高い柔軟性を提供することもできる。
TSMCの2nmプロセスの主な特徴は以下の通りだ。
- ナノシートトランジスタ：TSMCの2nmノードは、ナノシートを採用することで、電力効率／性能の向上を実現する
- トランジスタ密度の向上：2nmのトランジスタ密度は、前世代プロセスである3nmと比べて1.15倍向上している
- 性能向上：IEEE Spectrumなどによれば、2nm技術は3nmノードと比較すると、同じ電力レベルでは性能が10〜15％向上し、同じ性能レベルでは消費電力量を25〜30％削減できるという
TSMC、N2量産へ前進
TSMCの2nmの歩留まりは、TF International SecuritiesのアナリストであるMing-Chi Kuo氏が2024年12月に示唆していた60〜70％を大きく上回るとみられ、2025年には量産が予定されている。TSMCの2nmウエハー生産能力は、2025年末までに月産5万枚に達し、さらに2026年末までには合計で月産12万〜13万枚を実現できる見込みだという。
TSMCは、台湾新竹県にある宝山工場（Fab 20）で2nm（2N）パイロット生産ラインを立ち上げ、高まる需要に対応すべく高雄工場の拡張を進めている。この宝山／高雄の2nm工場は、フル生産で月産8万枚を製造可能であり、2nmの初期需要に対応できる見込みだ。
TSMCのロードマップによると、2025年後半には量産を開始し、2026年には大規模生産に入る予定だという。潜在的なライバルであるSamsung Electronics（以下、Samsung）とIntelの歩留まりは20〜30％程度とみられ、TSMCに6カ月以上の後れを取っていることから、顧客が調達をためらう要因となるだろう。
AppleのAシリーズプロセッサやNVIDIAのGPUなど、アーリーアダプターたちは、N2をフラッグシップ製品に採用するとみられる。N2ノードは、その効率性というメリットにより、電力使用量の低減や電池寿命の延長を実現することで、モバイルデバイスも支援できるだろう。
Copyright © ITmedia, Inc. All Rights Reserved.