TSMCが2nm量産へ前進 競合引き離す：2025年内にも生産開始（2/2 ページ）

TSMCは、2024年12月に開催された「IEDM 2024」で、2nm世代のプロセス技術「N2」に関する論文を発表した。同社はN2プロセスでの量産を2025年内にも開始する予定だ。

[Stefano Lovati，EE Times]

2nm世代における競合各社の状況は

　現在、グローバルファウンドリー市場において7nm以降のプロセスノードを積極的に推進している企業は、TSMCとSamsung、Intelの3社のみである。IntelとSamsungはいずれも、独自技術の開発を進めており、2nmノードをめぐる競争が激化している。

Intelの20A／18A

　Intelの「Intel 20A」ノード（2nmに相当）と「Intel 18A」ノードは、裏面電源供給でGAAトランジスタを採用する。しかし、TSMCのN2は、より高いトランジスタ密度を提供する。Intelの暫定共同CEOを務めていたMichelle Johnston Holthaus氏は、「CES 2025」（米国ネバダ州ラスベガス、2025年1月7〜10日）において、同社初となるIntel 18 Aプロセスチップである「Panther Lake」プロセッサを披露し、2025年後半には量産を開始すると発表した。

Samsungの2nm（SF2）

　Samsungの2nm技術「SF2」は、GAAトランジスタを採用している。同社は2022年6月、GAAを適用した3nmの初期生産を開始したと発表した。韓国の報告によれば、SF2プロセスは予想を上回る初期歩留まりを達成したという。

　同社の次世代プロセッサ「Exynos 2600」の試作は、30％の歩留まりを達成した。歩留まりの改善が順調に進めば、2025年第4四半期に量産が開始され、TSMCのN2プロセスと直接競合することになるだろう。

それでも課題はある

　TSMCの2nm技術は進歩を遂げているが、いくつかの課題に直面している。

　2nmノードは、極端紫外線（EUV）リソグラフィに大きく依存していて、欠陥を低減する上で緻密な制御が求められる。TSMCはEUVプロセスを改善してきたが、依然としてスケーリングが課題となっている。裏面電源供給は効率性を高められるが、製造の複雑さが上昇する。

　TSMCは、2nmの量産に向けた準備を進める中で、既にポスト2nmの改善も計画しており、オングストローム時代の先駆けとなっている。最初のポスト2nmノードとなる「A16」は、次世代ナノシートトランジスタと「Super PowerRail（SPR）」アーキテクチャを採用し、計算性能とエネルギー効率のさらなる向上を実現する見込みだ。TSMCによれば、A16はAIおよびHPC（High Performance Computing）用チップに、特に適しているという。

【翻訳：田中留美、編集：EE Times Japan】