「車載SoCにTCAM」は標準となるか ルネサスの新技術詳細を聞く：高密度／低消費電力／車載対応を実現（2/3 ページ）

ルネサス エレクトロニクスは、2026年2月に米国カリフォルニア州で開催された「International Solid-State Circuits Conference（ISSCC） 2026」にて、車載SoCに適用可能な高メモリ密度かつ低消費電力のTCAM（Ternary Content Addressable Memory）を発表した。同技術の詳細を開発担当者に聞いた。

[浅井涼，EE Times Japan]

全ミスマッチ検出で無駄を省いて低消費電力に

　大容量のTCAMでは、検索時の消費電力増大も課題だ。TCAMは並列検索を行う特性上、検索1回当たりの消費電力が大きい。

　これに対してルネサスでは、ハードマクロに全ミスマッチ検出回路を搭載。2段構成のパイプライン検索を行う。第1段の検索で全エントリーが不一致であった場合は、2段目の検索を行わないので、不一致になることが分かっている検索処理を続けずに済み、消費電力を大幅に抑制できる。64〜256ビット×512エントリーの構成では、ビット幅方向のパイプライン検索で最大71.1％、エントリー深さ方向のパイプライン検索で最大65.3％、消費電力を削減できるという。エントリー数が大きいほど、無駄に実行される処理を大幅に削減できるので、消費電力削減効果は高くなる。

全ミスマッチ検出で低消費電力を実現［クリックで拡大］ 出所：ルネサス エレクトロニクス

　これによって、低消費電力性能を示す検索エネルギーは0.167fJ/ビットを実現。タイミング負荷も分散されてクロックを高速化できるので、検索速度は1.7GHzと高速だ。TCAMの総合性能指数を表すFoM（Figure of Merit、密度×速度÷エネルギーで計算）は53.8で、長田氏は「ルネサスが2025年のISSCCに出した論文でもFoMは30台だった。今回の成果は従来論文と比べてもトップの数値だといえる」と説明する。

ダブルビットエラーにも対応　車載レベルの機能安全

　さらに、車載SoCに対応するには機能安全も強化し、ISO 26262といった規格に対応する必要がある。

　メモリデータは宇宙線などの影響でビット反転を起こすことがあるが、車載用途では特に厳密なエラー訂正機能が求められる。TCAMは同一アドレスのビットセルが物理的に隣接するので、隣接するセルが同時にエラーを起こすと、従来のSECDED（Single Error Correction Double Error Detection）の誤り検出／訂正では、エラーを検出できても訂正できないという課題があった。

　これに対してルネサスは、データバスを奇数バスと偶数バスに分割し、隣接するメモリセル間の物理的な距離を確保。これによって、ダブルビットエラーを単一ビットエラーのように訂正できるようになった。これまでルネサスはSRAMでこれに似た手法を用いたことがあったが、TCAMへの適用は初めてだという。長田氏は「これまではTCAMを車載に用いること自体想定されていなかったので、過去の論文でもこうした記述は見られない。ルネサスが先陣を切って提案していく」と述べた。

車載用途向けに機能安全を強化［クリックで拡大］ 出所：ルネサス エレクトロニクス

　さらに、誤アドレス検出への対策も強化している。これまでECCパリティはTCAMの中に格納することが一般的だったが、今回ルネサスはECCパリティをTCAMとは別の専用SRAMに格納。これによってTCAMから独立したアドレスデコーダーを持ち、TCAMへの書き込み時に誤ったアドレスが選択される場合の検出性も高めた。