TSMCのCoWoSに「弱点」 HBM実装でIntelに商機か：米アナリストの見解（1/3 ページ）

米国のアナリストらによると、TSMCの先進パッケージング技術「CoWoS（Chip-on-Wafer-on-Substrate）」が、AIアクセラレーターと広帯域メモリ（HBM）を統合する上で生産のボトルネックになっていて、Intelにファウンドリー顧客獲得のチャンスが生まれているという。Intelはインターポーザーを不要にできる「EMIB」などを武器に、AI半導体向け先進パッケージングで存在感を高めている。

[Alan Patterson，EE Times]

　Counterpoint Research（以下、Counterpoint）の共同創設者であるNeil Shah氏や他のアナリストたちが米国EE Timesの取材で語ったところによると、TSMCは現在、単一パッケージ上でAIアクセラレーターと広帯域メモリ（HBM）を統合することに苦戦していて、それがIntelにとってファウンドリー顧客を獲得するチャンスになるという。

HBM実装ではCoWoSが生産のボトルネックに

　Shah氏は、2026年8月17日にEE Timesに提出したレポートの中で、「TSMCの先進パッケージング技術『CoWoS（Chip-on-Wafer-on-Substrate）』は、長年にわたりNVIDIAやAMD、BroadcomなどのAI顧客を支える主要技術となってきたが、現在では生産のボトルネックになっている」と述べる。

　「HBMをTSMCのCoWoSシリコンインターポーザーに依存して実装する構成は、パッケージが厚くなることや歩留まりリスク、生産能力の制約、高額な廃棄コストなど、大きなコストを伴う。このため、有力な代替技術が入り込む余地が生まれている。既に量産に用いられているIntelの先進パッケージング技術『EMIB（Embedded Multi-die Interconnect Bridge）』や、より長期的なソリューションである『ZAM（Z-Angle Memory）』『XBM（Cross-Batch Memory）』などは、AI半導体メーカーにとって、TSMCのインターポーザーに起因する問題を解消するのに役立つ可能性がある」（Shah氏）

TSMCとIntelの先進パッケージング技術の比較［クリックで拡大］ 出所：Counterpoint Research／Intel

　また同氏は「大型シリコンダイは欠陥率が高い。最終パッケージングの段階でインターポーザーに欠陥があれば、GPUダイや、接続された8個以上のHBMスタックが全て台無しになる。インターコネクトやインターポーザーの欠陥が原因で組み立て済みのパッケージを廃棄するとなると、最終工程で数千米ドル相当のシリコンを無駄にすることになる」と述べる。

　他のアナリストたちも、Intelの競争力が高まっているとの見方を示す。

　International Business StrategiesでCEOを務めるHandel Jones氏はEE Timesの取材で、「Intelは既に、パッケージング分野で複数の重要な外部顧客を抱えていて、今後数年間で大きな成長が見込める。Intelには優れたパッケージング技術があり、現在では米国ニューメキシコ州サンタフェをはじめ、生産能力を拡大しているところだ」と述べている。

　Jones氏は、顧客との間に秘密保持契約があるとして、Intel Foundryの顧客名については明かさなかった。

　Shah氏は「IntelのEMIBは、同社のプロセッサ『Sapphire Rapids』や『Ponte Vecchio』のような量産製品に加え、カスタムアクセラレーター設計などでも実証されている」と述べる。