Appleの最新プロセッサ「A5」、倍増したチップ面積の謎に迫る（前編）：製品解剖 プロセッサ/マイコン（4/4 ページ）
A5プロセッサは、前世代のA4プロセッサに比べてチップ面積が2.3倍と大きい。シングルコアのA4に対し、A5はデュアルコア化されている。しかしそれだけでは、ここまでチップ面積が増える説明がつかない。なぜA5はこれほどまで大型化したのか。その謎を分析する。
デュアルコア化だけでは説明できない
筆者が知る限り、Chipworksの上記の報告を含め、他にフロアプランの解析結果を発表しているリポートでも、GPUの個所は特定されていない。従って、この先の分析には幾らかの推定を取り入れていく必要がなる。Chipworksが公表したA5のフロアプランを見ると、3つの回路ブロックについて、それぞれ同一の回路ブロックが組みになって横に並んでいることが分かる。それら3組の回路ブロックペアのうち、1組（回路ブロック2個）は「ARM Core」で、残る2組（回路ブロック4個）は「Processor Data Path」とラベリングされている。デュアルコアシステムでは、2個のコアの間に何らかの調停回路を必ず設けると考えられるので、このフロアプランの分析と合致する。ただ、これら3組（6個）の回路ブロックの他には、同じ回路ブロックが2つ以上集積されているものはないようだ。すなわち、2個のGPUはこれら3組のいずれか1組であるか、少なくともこれら3組のブロックが専有する領域のどこかに集積されていると考えられる。ここでも議論を進めるために、最終的にはこれら6個の回路ブロックが「CPU＋GPU＋調停回路」を包含していると見なそう。これらの回路ブロックはA5のチップ上で47mm2を専有し、チップの総面積（122mm2）に対する割合は40％である。他の回路は、残る75mm2の領域に搭載されているわけだ。
iPad 2の既報の分解解析リポートで明らかになった第2の情報は、A4もA5もSamsung Electronicsの45nmプロセス技術で製造されているということである（参考記事：メインプロセッサ「A5」、従来品「A4」に続きSamsungが製造）。この事実によって、これまでに明らかになっている両プロセッサチップのフロアプランを比較しやすくなった。2つのチップは同じプロセス世代で製造されているので、それぞれのアナログ回路ブロックはかなり似通って見えるはずだ。
実際に、A5のフロアプランでWi-Fiブロックおよびオーディオブロックと特定されている回路ブロックが、レイアウトにわずかな差異はあるものの、A4のチップにも同様に集積されていることを簡単に確認することができる。最後に、議論を進めるために、A4が内蔵していたIPコア群をA5も搭載していると推定し、I/O部や基本IPコア群の専有面積の差異はチップの総面積に対して無視できるほど小さいと仮定しよう。すると、A5では、A4のチップ面積の64％に相当する34mm2が新たにデジタル回路ブロックに費やされているという結論に達する。この数字には幾らかの推量が含まれているものの、A4とA5の差異の大きさを把握する大まかな目安になるだろう。
このようにチップ面積を簡単に解析しただけでも、A5でチップサイズがこれだけ大きくなっているという事実が、単純に「CPU＋GPU＋調停回路」を改良して拡張したというだけでは説明がつかないことが分かる。もっと簡単に、両チップに搭載されている回路ブロックの数を数えるだけでも、同じ疑問にぶつかるだろう。A4では、「CPU＋GPU」の他に9個のデジタル回路ブロックが集積されている。A5ではこの数が12個に増えているのだ。A4とA5で同じデジタル回路ブロックが同じように見えているかどうかは不透明である。両プロセッサチップで共通のIPコアも幾つかあるようだ。ただし、さまざまなブロックでメモリアレイのレイアウトを比較すると、レイアウトに明確な違いを読み取れる。特に注目してほしいのは、A4の「Logic Core 6」だ。このブロックは、「シーオブゲート（ロジックゲートを敷き詰めた領域）」のようであり、メモリ部をはっきりと確認できない。このようなブロックは、A5では見当たらない。これらの観察結果と、A5でデジタル回路ブロックの数が増えていること突き合わせて考えれば、A5のチップ上では単にCPUとGPUとデュアルコア化したという以上の何かが起きていることは明らかである。
さあ、次はわれわれが考えをめぐらせる番だ。もし皆さんがAppleだったら、どんな戦略を採るだろうか？ A5には、デュアルコア化による「CPU＋GPU＋調停回路」の増分の他、メモリ制御やI/Oをはじめとした所要のIPブロック群を収容してもなお、まだたくさんの回路を収容できる面積がある。この新たに確保された回路領域を、皆さんならどのように使うだろうか？
後編では、さまざまな報道で明らかになっている事実から、A5で倍増したチップ面積の謎を筆者が分析します
＜訂正＞記事の掲載当初、「デュアルコア化だけでは説明できない」の見出しで始まる項の最初の段落で、「他の回路は、残る47mm2の領域に搭載されているわけだ」としていましたが、これは翻訳作業時の誤りでした。正しくは、「他の回路は、残る75mm2の領域に搭載されているわけだ」です。お詫びして訂正いたします。なお、上記の記事はすでに訂正済みです。
Paul Boldt氏 カナダの技術コンサルティング企業であるned, maude, todd & rodの創設者で、現在は社長を務めている。McMaster Universityで材料科学の博士号を取得した。
Don Scansen氏 IP（知的財産権）関連の顧客を対象にした技術コンサルティング企業であるIP Research Groupのパートナー。University of Saskatchewanで電子工学の博士号を取得しており、カナダのオンタリオ州が認定するプロフェッショナルエンジニアである。
Copyright © ITmedia, Inc. All Rights Reserved.