Appleの最新プロセッサ「A5」、倍増したチップ面積の謎に迫る（後編）：製品解剖 プロセッサ/マイコン（3/4 ページ）

「iPad 2」に搭載されたA5プロセッサは、「iPad」のA4プロセッサに比べてチップ面積が34mm2も増えた。この増加分はA4のチップ面積の64％に相当する。AppleはCPUとGPUをデュアル化しただけでなく、他にも差別化につながる回路を組み込んだに違いない。

[Paul Boldt（ned, maude, todd & rod）, Don Scansen（IP Research Group），EE Times]

そしてA5へ

　Appleは、自社でプロセッサの設計を手掛ける理由について、自社の製品を「さらに差別化する」ためだという。これは、少なくとも2通りに解釈できる。

　第1に、既に明らかになっているように、Appleは自社設計のSoCに外部からライセンスを受けて調達したIPコアを組み込んでいる。これは別段、驚くことではない。A5の中核を担う要素は、ライセンス供給されたCPUとGPUである。Appleは差別化のため、例えば先に紹介したようにビデオ処理性能を高めるブロックを搭載したようだ。A5は、A4が内蔵するという前述のビデオアクセラレータを搭載しているのか、あるいはごく最近の報道で伝えられたように、ARMの128ビットSIMD（Single Instruction, Multiple Data）アーキテクチャ拡張機能である「NEONテクノロジー」を採用しているのか（Apple関連のニュースサイト「9to5 Mac」の当該記事）、いずれも筆者の手元に確かな証拠はない。本稿の狙いは、そうしたブロックがA5に搭載されているかどうかを特定したり確認したりすることではないのである。

　事実がどうであれ、ビデオアクセラレータもSIMD拡張ブロックも、A5に集積するのは筋が通っている。結局のところ、1つ目の解釈は、ライセンス供給を受けたさまざまなIPコアの組み合わせ方によって、設計の差別化が生まれるという考え方だ。

　第2に、Appleは一連のiOSデバイス群で成功を収めており、競合他社は市場で自社のシェアを守るのに躍起になっている。しかしAppleには切り札がある――「統合」だ。Appleは今、iOSデバイスの全ての要素を自らの管理下に置いた。もちろん、サードパーティ企業から調達している要素もある。それでも、全ての「思想」を設計しているのは、Appleだ。この事実を生かせば、同社は競合優位性を築くことができるだろうか？

　一般に、ある機能やアプリケーションを実装する場合、そのタスクに特化した専用のICを設計した方が、汎用プロセッサ上でコードを走らせるよりも効率的である。そのタスクに将来にわたって一切変更がなければ、ハードワイヤードの回路として実装した方がそのタスクを高い効率で実行できる。もちろん、ソフトウェアで実装する場合に比べると柔軟性は低くなってしまうが、ハードワイヤードの方がスピードを高めたり消費電力を抑えたりできるメリットがある。

　A5は、その上で走ることになるソフトウェアスタックを熟知した上で、設計を進化させた（もしくは、させるはずだった）第2世代のチップである。A5の設計チームは、そのソフトウェアのうち、何が将来にわたって変わらない要素なのかを把握していた。ソフトウェアから特定の機能やルーチンを切り出し、それをA5にハードワイヤードの回路として集積することは可能だろうか？ 外部からIPブロックを調達するのではなく、そのソフトウェアに専用の回路を設計するわけだ。本稿の前編で考察した通り、A5では実際にそれをやれるだけの広いチップ面積が確保されている。

　この質問をある回路設計者に投げ掛けてみたところ、「カスタムハードウェアの設計には数多くのトレードオフがある」とのコメントが返ってきた。ハードワイヤードのブロックは、データに固定的な処理を施す場合は非常に効率が高く、同等の性能を得るためにCPUに求められる仕様を低く抑えられる。ビデオアプリケーションを例にとれば、これに該当する処理はたくさんあり、DMA（Direct Memory Access）コントローラやイメージスケーラなどが挙げられるだろう。マイクロコードのサポートもあるかもしれない。ビデオ処理では、これは例えば「絶対差の和（SAD：Sum of Absolute Differences）」を実行する命令などに相当する。また、ビデオ処理はメモリを大量に消費するので、データを保持する共有キャッシュメモリブロックを追加することで、オフチップのメモリへのアクセス遅延を低減することも可能だ。

　筆者は、ここで例に挙げた幾つかの回路がA5に集積されていると言いたいわけではない。ここで指摘したいのは、一般にCPUベースのSoCではこのようなカスタム化が可能であり、そしてまた実際に行われているということである。注意すべきは、そうしたカスタム回路はチップ上の面積を消費し、もしその回路をソフトウェアが利用しなければ、その回路に費やされたシリコンのコストは無駄になってしまうということだ。そうなるかどうかは、ソフトウェアの構造とロードマップを知っているかどうかによる。ソフトウェアを開発する内部に身を置かなければ知り得ないそうした情報によって、はじめて設計者は特定の機能をハードウェア化することが可能になるのだ。