検索
ニュース

イマジネーションとして初のMIPSアーキテクチャ「Warrior」をアピールET2013

イマジネーションテクノロジーズは、MIPSアーキテクチャの5世代となる32/64ビットCPUコア「Warrior」ファミリを開発した。その第1弾として2013年11月に「P5600」を発表した。競合のCPUコア製品に比べて同じ処理性能であればダイサイズ、消費電力ともに小さいという。

PC用表示 関連情報
Share
Tweet
LINE
Hatena
「Warrior」ファミリの第1弾となる「P5600」のブロック図

 イマジネーションテクノロジーズは、「Embedded Technology 2013/組込み総合技術展(ET2013)」(2013年11月20〜22日、パシフィコ横浜)で、MIPSアーキテクチャの5世代となる32/64ビットCPUコア「Warrior」ファミリをパネル展示した。Warriorの第1弾として2013年11月に「P5600」を発表している。競合のCPUコア製品に比べて同じ処理性能であればダイサイズ、消費電力ともに小さいという。

 イマジネーションテクノロジーズは、2013年2月にMIPSの買収手続きを完了した。これによって、先端CPUの開発に関わる同社の技術者はほぼ2倍に増強された。製品ファミリも、旧MIPSが「MIPS Aptiv」ファミリを発表していたが、買収完了後には新たなファミリとして「Warrior」を追加した。

 Warriorファミリには、32ビット版および64ビット版のCPUコアを用意する予定だ。ハイエンドからミッドレンジ、エントリレベル/マイクロコントローラ用CPUコアをカバーしていく。これらのCPUコアはバイナリレベルでの互換性を保証する。

MIPSプロセッサのファミリ群(左)と、「Warrior」ファミリの第1弾となる「P5600」のブロック図 (クリックで拡大)

 Warriorファミリは、性能や機能によって「Pクラス」、「Iクラス」および「Mクラス」のシリーズ展開を図る計画だ。その第1弾として発表したのが「P5600」である。128ビットのSIMDアーキテクチャを採用し、ハードウェア仮想化をサポートする。演算性能はMHzあたり5CoreMark、3.5DMIPSを達成している。「競合するCPUコア製品に比べてコアあたりの消費電力が小さく、ダイサイズはクラスタレベルで約30%、コアレベルで40%小さい」(説明員)と主張する。

 「MIPS Aptiv」ファミリについても拡充を図った。「MIPS Aptiv」ファミリには、ハイエンドの「proAptiv」、マルチスレッド機能を備えた「interAptive」、そしてコンパクトな「microAptive」がある。今回、interAptive製品群にシングルコアバージョンを、microAptive製品群には浮動小数点バージョンを、それぞれ追加した。

 今後の取り組みについて、「MIPS CPUコア群は、効率や性能、エリアサイズでクラス最高を実現している。これからはエコシステムの拡充/強化も図っていきたい」(説明員)と話す。


ET2013特集
>>↑↑↑特集ページはコチラから↑↑↑<<

Copyright © ITmedia, Inc. All Rights Reserved.

ページトップに戻る