「半導体業界の共通の課題は微細化、協業で解決すべき」――専門家が討論:IEDM 2013
半導体メーカーの共通の課題は、やはり微細化のようだ。ある専門家が「解決のためには協業体制を構築することが不可欠だ」と述べる一方で、「半導体業界は断片化が進み、個々のメーカーが並行的に技術開発を進める傾向にある」と指摘する声もある。
米国ワシントンで開催された「IEDM(International Electronic Device Meeting) 2013」(2013年12月9〜11日)においてパネルディスカッションが行われた。これに参加したベテランの半導体研究者たちによると、「最先端の半導体チップの製造開発において、協業体制を構築することがますます困難になっている」という。
議長を務めたDavid Fried氏は、3Dモデリング/シミュレーションソフトウェアを手掛けるCoventorのチーフテクノロジストである。同氏はパネリストたちに、現在直面している技術課題について意見を求めた。
議論の中心になったのは、やはり微細化だ。半導体業界では、微細化が鈍化しているという認識も存在しているが、ICメーカーにとって微細化の問題は、依然として避けては通れない問題になっている。
複数のIC設計メーカーが今後の技術的な課題として挙げたのが、微細化に伴って増大する複雑性への対応である。IBMでシニアエンジニアを務めるBrian Greene氏は、高密度化や新しいエピタキシャル材料の採用、新しいデバイスアーキテクチャの導入などについて言及した。
Samsung Electronicsで7nmプロセス技術開発の指揮を執るSean Lian氏は、「7nmプロセス技術開発において、これまでのような勢いで微細化を進めることは不可能だ」と述べる。同氏はとりわけ、EUVリソグラフィ技術などの重要なツールの開発が遅れている点を強調した。このためSamsungは、EUVに依存せずに7nmプロセス開発を進めていく予定だという。
GLOBALFOUNDRIESのAndy Wei氏も、EUVリソグラフィ技術の開発の遅れや、最先端の微細化技術におけるコストの増加などについて言及している。同氏は、「山積する技術課題を可能な限り減らすには、半導体業界のエコシステムを変える必要がある。さまざまな困難を軽減していく上で、EDA業界によるサポートが不可欠だ」と述べる。
ベルギーのIMECでCMOS技術/設計担当ディレクタを務めるLaith Altimime氏も、低消費電力向けのアーキテクチャや、新しいデバイスアーキテクチャなど、増え続ける設計のバリエーションに対応することの難しさを指摘した。
IMECはこれまで、半導体業界における協業体制の強化をサポートすべく、先導的な役割を担ってきた。Altimime氏は、「半導体業界のエコシステムを最大限活用することにより、重要な技術課題に取り組んでいくべきだ」と主張する。
CoventorのFried氏は、「半導体業界は断片化が進み、個々の企業が並行的に技術開発を進める傾向にある。その例として、FinFETとFD-SOI(Fully Depeleted Silicon-on-Insulator)などの技術が挙げられる。このため、大規模な協業体制を構築することが難しいが、共通の技術課題を解決するには、やはり共同研究を行うべきだ」と強調する。
【翻訳:田中留美、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- EUVは本当に実用化できるのか?
半導体製造技術のロードマップでは、193nmリソグラフィに限界が来たら、157nmフォトリソグラフィへと移行するはずだった。しかし、実際に普及したのは193nmの液浸リソグラフィであった。次の技術として名前が挙がるのはEUVだが、「この技術が実際に商業用途で利用されるかどうかは定かではない」と指摘する声がある。 - Intelは9nm以降の技術を発表、IEDMのプログラムが決まる
2013年12月に開催される半導体素子の国際学会「IEDM 2013」では、FinFETとFDSOIに注目が集まりそうだ。TSMCは16nm FinFETの他、14nmのFDSOIについて論文を発表するという。Intelは、9nm以降で用いるトンネル電界効果トランジスタのモデリングについて説明するようだ。 - DDCトランジスタとフラッシュメモリの混載技術、富士通セミコンが開発
富士通セミコンダクターは、DDC(Deeply Depleted Channel)技術を適用したロジック回路とフラッシュメモリセルを同一チップに混載し、同社三重工場の55nmプロセスで製造できる技術を開発したと発表した。これまで高温でのプロセス処理が必要とされてきたフラッシュメモリセルを、低温プロセスのみで形成することに成功したことで、ロジック回路との混載を可能とした。