Intelの14nm世代CPU「Core M」、厚さ9mmのタブレットが実現可能に：プロセス技術（1/2 ページ）

Intelが14nmプロセスを用いたCPU「Core M」（開発コード名「Broadwell-Y」）の概要を発表した。同社にとっては、22nmプロセスの「Haswell」に続き、第2世代となるFinFET（「トライゲートトランジスタ」）である。

[Rick Merritt，EE Times]

　2014年8月11日（米国時間）に、14nmプロセスを採用したCPU「Core M」（開発コード名「Broadwell-Y」）の概要を公開したIntel。米国オレゴン州にある同社の製造施設は、既に14nmプロセスに対応した生産能力を備えているとしている。

　Intelによれば、14nmプロセスを用いることで、新しいx86ベースで9mm以下という薄さを持つ2in1タブレット端末/ノートPCを実現できるという。こうした製品は、2014年内に店頭に並ぶ見込みだ（関連記事：タブレットに注力するインテル、14nmプロセスの「Core M」も年内に出荷開始か）。

　Broadwellの詳細については、Intelが2014年9月に米国カリフォルニア州サンフランシスコで開催する開発者向けカンファレンスで発表される予定だ。今回は、下記のように、14nm FinFETの仕様の一部が明らかになった。

• フィン間隔：42nm（22nmプロセスに比べ70％に微細化）
• ゲート間隔：70nm（22nmプロセスに比べ78％に微細化）
• インターコネクト間隔：52nm（22nmプロセスに比べ65％に微細化）
• フィンの高さ：42nm（22nmプロセスでのフィンの高さは34nm）

　これらにより、14nmプロセスでSRAMセルを製造した場合、面積は0.0588μm²になる。22nmプロセスに比べて約54％に縮小される。

14nmプロセスでSRAMセルを製造した場合、面積は0.0588μm²になる

　14nmプロセスを用いた製品の量産開始は、歩留まりの問題で1年近く遅れている。Intel ロジック開発部門のシニアフェローであるMark Bohr氏は、「これまでと同様に積極的にゲート間隔とフィン間隔を縮小したため、歩留まりの面で課題が生じていた。現時点は非常に良好な範囲にあり、今後も改善を図っていく」と述べている。

14nmウエハーを掲げるMark Bohr氏