インテル、14nm SRAMの実現へ：ISSCC 2015（3/3 ページ）

Intelは、「ISSCC 2015」において14nmプロセスのSRAMについて論文を発表する予定だ。同社のシニアフェローはムーアの法則についても言及し、「ムーアの法則は10nm以降も継続する。EUV（極端紫外線）リソグラフィ技術を採用せずに7nmプロセス技術を実現できれば、トランジスタ当たりのコストを削減できる」と述べている。

[Rick Merritt，EE Times]

2.5D/3D技術の重要性が増す

　Bohr氏は、チップ積層技術について、「ムーアの法則によってもたらされるメリットを完全に提供できるわけではない」としながらも、今後、その重要性が増していくと述べる。

　Intelは2014年9月に、コストが高いTSV（シリコン貫通ビア）を適用する必要のない、低コストのチップ積層技術について説明している。しかしBohr氏は、Intelがそれを採用する予定なのか、それとも別の2.5/3次元積層（2.5D/3D）技術を採用するつもりなのか、またそれはいつ頃になるのかといった詳細については、コメントを避けている。

　完全な3D技術では、TSVを適用し、チップ間を垂直に貫通して接続する垂直配線を行う。2.5D技術は、2つ以上のチップを、シリコンインターポーザ上に直接並べて載せる方法だ。

　さらに、Bohr氏は、「今後は、異種材料集積（Heterogeneous Integration）の重要性が高まっていくだろう。だが、1つのチップ上で全てを実現することは非常に難しいため、2.5D/3D技術では、さまざまな機能やプロセスに対応できるように調整した半導体チップが多く用いられるようになるとみられる」との見解を示している。

　「2.5D/3D技術は、2つの異なる市場に向けたものだ。3D技術は、携帯電話機などの低消費電力機器向けに、また2.5D技術は、電源供給や熱除去などに関する課題が少ない、高性能アプリケーションに向けられる。このため、この2つの技術が採用されていく上で、時間軸にずれが生じるとみられるが、どちらが先でどちらが後になるのかは今のところ分からない」（同氏）。

【翻訳：田中留美、編集：EE Times Japan】