TSMC、16nmプロセスへの移行を加速――設備投資額は10億ドル削減：ビジネスニュース 企業動向（2/2 ページ）

TSMCは、2015年の設備投資額を10億米ドル削減すると発表した。資本効率を上げて16nmプロセスへの移行を急ぐ。20nmチップの生産量を減らして、16nmチップの生産量を増加する計画だ。また、7nmのリスク生産は、2017年前半に予定されている。

[Alan Patterson，EE Times]

7nmチップのリスク生産は？

　TSMCは、「スマートフォンは今後数年間、エレクトロニクス市場の成長をけん引し続ける見通しだ。一方、センサーやコネクティビティ、パッケージングなどの分野では、IoT（モノのインターネット）が新たな成長機会となると予想される」と述べている。

　10nmプロセスに関しては、2015年第4四半期に着手する計画を続行するとしている。TSMCは、10nmチップの顧客を10社獲得していて、2016年第4四半期に量産を開始する計画だという。

　7nmプロセスのロールアウトに関しては、主要な顧客企業数社と提携しているという。7nmでは、10nmチップの製造設備がほぼ流用できる見通しだ。7nmのリスク生産は、2017年前半に予定されている。

EUV技術の導入

　Mark Liu氏によると、同社は、欧州最大手の半導体製造装置メーカーであるASMLから購入したEUV（極端紫外線）露光装置「NXE 3300」2台のEUV出力を80Wにアップグレードした。80Wだと、平均のウエハー処理能力は、数百枚くらいだという。

　Liu氏は、「1日当たりのウエハー処理能力は最大1000枚に達してはいるが、平均的な処理枚数は依然として数百枚にとどまっている。製造スケジュールを実行に移す前に、必ず1000枚以上を処理できる体制を整えなくてはならない」と述べている。

　「TSMCは、10nmプロセスと7nmプロセスの一部のレイヤーにEUV技術を導入することで、コストを削減する計画だ」（Liu氏）という。

　EUV技術では、複数のレイヤーを1つのレイヤーに置き換えることで製造プロセスを簡易化できることもメリットとなる。Liu氏は、「レイヤーの置き換えによって、特に7nmプロセスの歩留まり率を上げることができる」と説明している。

【滝本麻貴、編集：EE Times Japan】