タッチ検出機能などを強化、PSoC 4Lシリーズ：厚いガラストップも、ボタン数が増えても大丈夫

サイプレス セミコンダクタは、プログラマブルSoC（PSoC）の新シリーズ「PSoC 4Lシリーズ」を発表した。CapSense用回路ブロックを増やしてタッチ検出機能などの強化を図っている。

[馬本隆綱，EE Times Japan]

　サイプレス セミコンダクタは2016年1月、プログラマブルSoC（PSoC）の新シリーズ「PSoC 4Lシリーズ」を発表した。CapSense用回路ブロックを増やしてタッチ検出機能などの強化を図っている。

　PSoC 4Lシリーズは、CPUコアにARM Cortex-M0コアを搭載し、容量が最大256kバイトのフラッシュメモリ、98個の汎用I／O、合計33個のプログラマブルアナログとデジタルブロック、及びUSBデバイスコントローラ、CANインタフェースなどを搭載している。

PSoC 4Lシリーズの回路ブロックイメージ（左）と、評価キット「CY8CKIT-046」（右）

　特に、CapSense用回路ブロックを、これまでの1個から2個に増やしたことで、最大94の静電容量式センシングチャネルに対応することができる。これにより、制御するボタンの数がほぼ2倍に増えても1個のLSIで対応することが可能となる。また、検出感度を高めることができるため、タッチ検出の操作パネル上部を覆うガラス厚を、これまでより厚くしても十分に検知することができるという。2口コンロのIHクッキングヒーターや、センサー搭載量が多い産業機器などに適した仕様となっている。

　CapSense用回路ブロック以外にも、さまざまなプログラマブルアナログブロックを搭載している。性能が高いオペアンプを4個、電流出力のD-Aコンバーターを4個、消費電力が小さいコンパレータ―を2個、12ビットSAR A-Dコンバーターを1個など、最大13のブロックを1チップに内蔵できる。

　プログラマブルデジタルブロックは最大20個を搭載する。内訳はタイマー／カウンター／PWMブロックが8個、シリアル通信ブロックが4個、ユニバーサルデジタルブロック（UDB）が8個となっている。UDBはCortex-M0コアのコプロセッサとして用いることが可能だ。

　PSoC 4Lシリーズはすでにサンプル出荷を始めている。量産開始は2016年第1四半期（1〜3月）中の予定である。パッケージは48／64端子TQFP、68端子QFP及び124端子VFBGAで供給する。

　なお、PSoC 4Lシリーズは統合開発環境（IDE）「PSoC Creator」と、IDE上でアイコン表示される無償の組込みIC「PSoC Component」を利用して、ハードウェアとファームウェアを並行して開発することができる。