EUVは、微細化の“万能策”ではない：「ITF 2016」で語られた半導体の未来（2）（2/2 ページ）

半導体製造プロセスの微細化を進めるには、EUV（極端紫外線）リソグラフィーが鍵になるといわれている。ばく大な資金が、同技術の開発に投入されているが、その進捗は必ずしも期待通り、予定通りではないようだ。

[Rick Merritt，EE Times]

チップの80％は最先端のものではない

　最先端チップの製造コストが増加していることや、エレクトロニクス市場で多様性が増していることから、半導体の開発ロードマップは広がりを見せている。

　GLOBALFOUNDRIESは、それを示す事例を紹介した。同社は、低コストなプレーナ型トランジスタの代替技術として、最先端のFinFETやFD-SOI（完全空乏型シリコン・オン・インシュレーター）の開発を進めている。また、RFやASICで利用されている、IBMで開発された既存プロセスも並行して促進している。

　一方のTSMCは、自動車など特定の分野の顧客向けにカスタマイズしたプロセスを開発する取り組みを拡大している。

　Patton氏は「多くの顧客が価値のある代替案を探している。チップの80％は最先端のものではない」と述べた。

　IMECのSteegen氏は「チップの用途も広がっており、それが研究開発を促進する要素になっている」と語る。

IoT（モノのインターネット）は、半導体メーカーに新たな要件をもたらした（クリックで拡大） 出典：IMEC

　IMECは、システムと半導体プロセスを共同で設計する時代が到来すると述べている。

　Steegen氏によると、半導体ロードマップは従来、さらなる小型化を目指す“ボトムアップ型”の競争だったが、「現在ではシステムやアプリとの関連性がより高まりつつある」という。さらに同氏は「用途分野が非常に多岐にわたる上に、どの企業も独自の製品を欲しがるため、プロセス技術のカスタマイズは今後さらに進むだろう」と述べた。

⇒「「ITF 2016」で語られた半導体の未来」連載バックナンバー

【翻訳：青山麻由子、編集：EE Times Japan】