「SEMICON West 2016」、7nm世代以降のリソグラフィ技術（Applied Materials編）：福田昭のデバイス通信（92）（2/2 ページ）

Applied Materialsの講演では、MOSFETの微細化ロードマップと、微細化の手法および課題が解説された。7nm世代のFinFETでは、フィンを狭く、高くするとともにコンタクト用の金属材料を変える必要が出てくる。FinFETの限界が見え始める5nm世代では、微細化の手法として主に2つの選択肢がある。

[福田昭，EE Times Japan]

コンタクト金属は7nmでタングステンからコバルトへ

　7nm世代のFinFETは、フィンをさらに高く、さらに狭くし、フィンのピッチをさらに詰めることになる。フィンのアスペクト比（縦横比）はさらに大きくなり、薄膜形成には原子層単位の成膜技術を駆使する。

　寄生容量を削減するため、絶縁膜の比誘電率はさらに下げることが求められる。エアギャップ絶縁の導入を考慮するようになるだろう。

　コンタクトはそのまま微細化すると抵抗値が大きく上昇してしまう。従来のコンタクト用金属材料であるタングステン（W）に換わり、コバルト（Co）を使うことで抵抗増大を抑えるようになる。

コンタクト抵抗の増加と抑制。コンタクトを埋める金属をタングステン（W）からコバルト（Co）に変更することで、コンタクト抵抗の増加を抑える。Applied Materialsの講演スライドから（クリックで拡大）

5nm世代はフィン（Fin）からゲートオールアラウンド（GAA）へ

　次の5nm世代になると、FinFETの限界が見えてくる。微細化の原則に従うと、フィンをさらに高くし、フィンのピッチをさらに詰めることになる。ところがフィンがあまりに薄くなってしまい、フィンの厚みのばらつきを抑えられない。従ってトランジスタのしきい値電圧のばらつきが増加してしまう。

　そこで2つの選択肢が考えられている。1つは、チャンネルの材料をシリコン（Si）から、シリコンゲルマニウム（SiGe）に変更することである。キャリアには伝導電子（エレクトロン）と正孔（ホール）があるが、SiGeチャンネルだとホールの移動度が上がる。ただしこのソリューションだと、pチャンネルFinFETの性能しか上昇しない。実効的にはnチャンネルFinFETが微細化されないのが難点である。

　もう1つの選択肢は、トランジスタの構造を変更することだ。チャンネルを複数の微細な円柱形状（「Siナノワイヤ」と呼ぶ）に変更し、周囲をゲート電極で囲む。この構造は、「GAA（Gate All Around）」と呼ばれている。GAAではゲートによる制御性が大幅に向上するとともに、短チャンネル効果を抑制できる。

ロジック用トランジスタ技術の微細化ロードマップ。5nm世代のオプションを図示した。Applied Materialsの講演スライドから（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧