TSMC、3nmチップの工場建設計画を発表:早ければ2022年にも生産開始
TSMCが5nmおよび3nmチップの製造工場を新たに建設する計画を発表した。大手ファウンドリー各社のプロセス開発競争は激化の一途をたどっている。
早ければ2022年にも量産を開始か
TSMCは、5nm〜3nmプロセスを適用したチップを製造するための新工場を建設する計画だと発表した。早ければ2022年にも生産を開始するという。これにより同社は、半導体業界におけるリーダー的地位を確立していきたい考えだ。
半導体業界では現在、M&Aが増加していることから、TSMCやSamsung Electronics(サムスン電子)、Intelなどのファウンドリーメーカーは、プロセス技術開発をリードし、AppleやQualcomm(クアルコム)といったファブレス企業から収益性の高いビジネスを確保すべく、激しい競争を繰り広げている。TSMCは5年以上先に、台湾政府が南部の高雄市に建設を予定している新しいサイエンスパークの工場用地に、新工場を設立するつもりだという。
TSMCのコーポレートコミュニケーション担当ディレクターを務めるElizabeth Sun氏は、「当社は数カ月前に、台湾の科学技術大臣であるYang Hung-duen氏と会談し、今後の計画について説明した。台湾国内の他のサイエンスパークにはほとんど空きがないため、当社が土地を探しているということを同氏に訴えたかった」と述べている。
TSMCは、50〜80ヘクタール(123〜198エーカー)の土地を探しており、約5000億ニュー台湾ドル(157億米ドル)を投じる予定だという。Sun氏は、「2022年というのは暫定的な予定であり、工場建設の際に予期せぬ遅延が生じる可能性を考慮に入れている。当社が最近、台湾国内で手掛けているプロジェクトの中には、環境への影響について公聴会が開催されたことを受け、1年ほど遅れが生じているものもある」と述べている。
Sun氏によると、TSMCは台湾政府に対し、新しいプロジェクトに間に合うように土地を確保し、電気の供給体制を整えるよう、要請しているところだという。TSMCはかつて、現在も自社の大半の生産を行っている台湾国内の拠点において、水と電力が不足するという問題に直面したことがあるためだ。
Sun氏は、「当社は今回、インフラをはじめ、政府が提供すべきあらゆる項目をひとまとめにして提示した。サイエンスパークを所有するのは政府であり、これに対応するには長期的な計画が不可欠であるためだ」と述べる。
EUVの採用は
TSMCは現在も、5nm/3nmプロセス技術でEUV(極端紫外線)リソグラフィを使用するかどうかを決断できずにいるようだ。
ただしSun氏は、「今のところは5nmプロセスでEUVを大々的に導入する予定だ。もちろん、そのころまでにEUVが実用化されていることを前提としている」と述べた。
TSMCは、「2017年に7nmプロセス開発を、2019年には5nmプロセス開発を加速させることにより、AR(拡張現実)、VR(仮想現実)などの新機能を搭載したスマートフォンやハイエンドモバイル製品をサポートしていきたい」と述べている。
大手の半導体メーカー各社は現在、10nmプロセス開発におけるリーダー的地位の獲得を狙っている。2016年第3四半期(10〜12月)にTSMCは10nmプロセスの実用化を本格的に開始し、モバイル機器向けの製品をいくつかテープアウトした。10nmチップの最初の製品は、2017年第1四半期(1〜3月)の出荷を予定している。TSMCは、2017年中に、ハイエンドスマートフォンのアプリケーション・プロセッサは16nmから10nmプロセスに移行すると予想している。
Samsungは、10nm FinFETプロセスを適用したSoC(System on Chip)を2016年内にも出荷する予定だとされている。Intelは、同社の10nmプロセスは他のファウンドリーの性能を上回り、LG Electronicsなどに向けたARMベースのモバイルチップの製造で適用される予定だとしていた。
【翻訳:田中留美、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- Samsung、10nm SoCの量産を2016年内にも開始か
Samsung Electronics(サムスン電子)が10nm FinFETプロセスを適用したSoC(System on Chip)の量産体制を着々と整えているようだ。「Galaxy Note 7」の発火問題で同社のファンドリー事業も停滞するとみられているが、最先端プロセスの実用化に向け、開発を進めている。 - ムーアの法則の“新たな意味”とは
台湾半導体産業協会の専門家は、今後ムーアの法則は、「半導体の集積率の向上」というよりも、より実質的な意味を持つようになると指摘する。3次元構造やTSMCの「InFO」のようなパッケージング技術によって性能の向上を図っていくというものである。 - “他にないスライス技術”がSiCの生産効率を4倍へ
半導体製造装置メーカーであるディスコは、今までにない手法を用いたレーザー加工によるインゴットスライス手法「KABRA(カブラ)」プロセスを開発したと発表した。SiC(炭化ケイ素)ウエハー生産の高速化、取り枚数増を実現し、従来方式と比較して生産性を4倍向上させることが可能という。 - ルネサス、フィン構造のMONOSフラッシュを開発
ルネサス エレクトロニクスが、フィン構造を採用したSG(Split-Gate型)-MONOSフラッシュメモリセルの開発に成功したと発表した。フィン構造としたことで、FinFETなど先端のロジックプロセスとの親和性が高くなり、次世代の16nm/14nm世代マイコンに混載できるようになる。 - 中国スマホメーカー、模倣からの脱却
中国メーカーのスマートフォンは当初、AppleやSamsung Electronics製スマートフォンの発展の後をたどるように進化してきた。だが、進んで最先端プロセッサを搭載するようになると、スマートフォンの進化に伴う課題も、自ら率先して解決法を見いだすことが求められるようになる。 - 「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(imec編)
imecは次世代のリソグラフィ技術を展望するフォーラムの講演で、半導体デバイスの微細化ロードマップを披露した。このロードマップでは、微細化の方向が3つに整理されている。シリコンデバイスの微細化、シリコン以外の材料の採用、CMOSではないデバイスの採用だ。imecは、CMOSロジックを微細化していく時の課題についても解説した。