16nm MPSoCにRFデータコンバーターを統合：5Gワイヤレスを視野に（2/2 ページ）

Xilinx（ザイリンクス）は、RFクラスのアナログ技術を統合した「All Programmable RFSoC」について、その技術概要を発表した。

[馬本隆綱，EE Times Japan]

フットプリントも大幅縮小

　システムのフットプリントも大幅に縮小することができる。一般的に8×8の無線システムでは30mm角のSoCを2個、15mm角のデータコンバーターを合計16個、それぞれ用いて構成する。All Programmable RFSoCを用いると、これら18個のICを35mm角のチップ1個に置き換えることができる。占有面積では77％も削減できることになる。将来の5Gシステムでは複数のサブアレイで構成される128×128システムが一般的になるといわれており、フットプリントの点でも極めて優位となる。さらに、部品点数が削減されるとプリント配線板の層数も減らすことが可能となり、コスト節減にもつながるとみている。

　Xilinxでプラットフォームプロダクトマーケティング担当のバイスプレジデントを務めるTim Erjavec氏は、「RFクラスのアナログ回路を統合した画期的なテクノロジーである。複数のアンテナによる拡張性や柔軟性にも優れており、5G Massive MIMO無線を実現するためのコア技術となる」と話す。

左はTim Erjavec氏、右はHarpinder S Matharu氏

　同社でコミュニケーションマーケット担当のディレクターを務めるHarpinder S Matharu氏は、「ローパワー、小型のフォームファクターそして設計期間の短縮が5Gシステム設計におけるマストの要件」と強調する。特に、新たな移動体通信システムでは2GHz帯より高い周波数帯域が用いられる予定である。「現状では、使用する周波数帯が異なると、搭載するボードも設計変更が必要となる。RFSoCを用いると、チューニングするだけで異なる周波数帯にも対応することが可能」と述べた。