TSMCが7nmなど最新プロセスの開発状況を報告（前編）：FD-SOIを意識

TSMCは2017年3月15日（米国時間）にカリフォルニア州で開催したイベント「TSMC Technology Symposium」で、最先端プロセスの開発状況を報告した。その発表からは、FD-SOIプロセスへの対抗心が垣間見えた。

[Rick Merritt，EE Times]

FD-SOIへの対抗馬

　TSMCは米国カリフォルニア州サンタクララで開催された年次イベントで、最新の半導体技術に対応したハイエンド、ミドルエンド、ローエンドの新プロセッサの開発計画を明らかにした。FD-SOI（完全空乏型Silicon on Insulator）に対抗する技術として、EUV（極端紫外線）リソグラフィ技術を適用した7nm FinFETプロセスや22nmプレーナ技術などを紹介した。

　TSMCは、3nm以降のプロセスに向けた、2種類のチップスタッキング技術を強化することや、RF CMOS、トランジスタ、材料の開発状況についても説明した。さらに、マシンラーニング（機械学習）を活用した設計機能も披露した。同機能は2017年末までに実用化する計画だという。

　TSMCは開発の成果の中でも特に、2018年に量産を開始する予定である第1世代7nmプロセスで製造した256MビットSRAMの歩留まりが76％だったことを強調した。また、新たな設計フローを適用した、ARM「Cortex-A72」をベースにしたプロセッサでは、4GHzを超える動作周波数を実現したと報告した。

　ノードやサブノード、プラットフォームの種類が増えれば、オプションが膨大になる可能性がある。TSMCは、プロセスの移行による設計の負担の軽減に注力してきた。

28nmプレーナプロセスの生産能力を増強

　TSMCは既に世界最大のファウンドリーで、2017年のウエハー出荷数は、前年比10％増となる1100万枚（12インチウエハー換算）に上る見通しだ。そのうち200万枚に、28nmプレーナプロセスが適用されている。このプロセスは、TSMCのウエハーに最も多く適用されているが、2017年中には生産能力をさらに15％高める計画だ。

TSMCの12インチウエハー工場の内部 出典：TSMC

　TSMCは、28nmプロセスを適用した800種類の半導体をテープアウトしている。同社はこれまでに、28nmプロセスでウエハーを450万枚出荷していて、同社最大のスイートスポットとして同プロセスを継続していく方針だと思われる。

　GLOBALFOUNDRIESは2017年から、22nm FD-SOIプロセスで多くの顧客を獲得したい考えだ。同プロセスは、「TSMCの16nm FinFETプロセスと同等の性能を持ちながら、コストと消費電力を軽減した」という。一方、TSMCは、「当社の22nmプロセスは、IP（Intellectual Property）コアの再設計が必要になるFD-SOIと比べて28nmから移行しやすい」と主張している。

　TSMCの共同CEOであるMark Liu氏は、基調講演後のインタビューの中で、「バルク半導体技術は30年にわたって改良が続けられ、（世界の2大半導体メーカーである）IntelとSamsung Electronicsが採用している。だが次世代技術には、FD-SOIが採用されると予想される」と述べている。

NXPがFD-SOIプロセスの採用を発表

　一方、NXP Semiconductorsは2017年3月13日（ドイツ時間）、次世代のアプリケーションプロセッサにFD-SOIを採用すると発表した。米国の市場調査会社であるGartnerの半導体アナリストであるSam Wang氏によると、これまでのところ、FD-SOIウエハーの出荷数は、GLOBALFOUNDRIESやSTMicroelectronicsなどの全工場を合わせても月産1万枚程度だという。

　現時点では、FD-SOIについてはGLOBALFOUNDRIESが一歩先を進んでいるかもしれない。同社はソニーのイメージセンサーをFD-SOIプロセスで製造しているからだ。

　TSMCは、超低消費電力バージョンの12nm FinFETプロセスの実用化も進めている。0.5V動作に対応するもので、2017年6月前にはリスク生産を開始する予定だ。TSMCにとって、このプロセスは、GLOBALFOUNDRIESが2016年に発表した12nm FD-SOIプロセスへの対抗馬となる。GLOBALFOUNDRIESが、12nm FD-SOIプロセスを適用した量産を開始するのは2019年になる予定だ。

（後編に続く）

【翻訳：滝本麻貴、編集：EE Times Japan】