パッケージングとEDAの技術革新が必要 AMDのCTO：今後の半導体業界を見据え（2/2 ページ）

AMDは現在、7nmプロセスの実用化に向けて開発を加速している。同社の製品のうち、7nmプロセスを最初に適用するプロセッサは「Zen 2」「Zen 3」の予定だ。AMDのCTOを務めるMark Papermaster氏は、プロセスの微細化や、「ムーアの法則プラス」の時代では、パッケージング技術とEDAツールにおける技術革新が必要になると話す。

[Rick Merritt，EE Times]

2.nDのパッケージング技術

　現在、AMDとそのライバルであるNVIDIAの最新のハイエンドグラフィックスプロセッサは、幅広い顧客企業向けに2.5D（2.5次元）チップスタックを提供している。この技術では、高速のシリコンインターポーザー上でプロセッサとメモリスタックを並べて接続するが、まだ非常に高価である。

　一方、Appleをはじめとする他のメーカーは、FOWLP技術によって、モバイルアプリケーションプロセッサとメモリを組み合わせている。「2.1D」と呼ばれるこの技術は、より高性能なデスクトップPCやサーバ向けプロセッサには適さないが、Papermaster氏は、「今後2〜3年の間に新型バージョンが登場する見込みだ」と予測している。

　Papermaster氏は、「業界全体で積極的に進められている開発活動において、FOWLPや同様の技術のコストを削減する必要がある。非常に優れたデモが行われているが、まだ普及するには至っておらず、生産量も不十分なため、まだコストが高い」（同氏）

　Amkor Technologyや新光電気工業などのパッケージング専業メーカーやファウンドリーは現在、さまざまな種類の2.1D技術の開発を進めているところだ。またIntelは、独自開発した2.nDパッケージング技術「EMIB（Embedded Multi-die Interconnect Bridge）」を適用して、サーバ向けプロセッサとFPGAを接続している。一方ASICメーカー各社は、生産量の拡大とコストの低減を実現可能な2.5Dスタックの導入に向け、態勢を整えているところだという。

EDAでも革新が必要

　Papermaster氏は、「『ムーアの法則プラス（Moore's Law Plus）』の時代では、新世代技術が成熟するに伴い、各プロセス技術の密度やコストなどの面で新たなメリットを享受できるようになるため、技術開発が重要な鍵となる。しかし、マスクコストが増大する一方で、動作周波数は増加しないことから、開発ペースを維持するためにはソリューションの組み合わせ方が非常に重要だ」と述べる。

　「ソフトウェアに関しては、EDAコミュニティーに対し、より多くのCPUコアと並列処理をうまく利用するための取り組みを倍増させるよう要請した。7nmプロセスに必要とされる処理能力は高まる一方であるため、アルゴリズムを最適化するには、AMDの製造をサポートしていた各社の技術を活用する必要があった。AMDの新型プロセッサ『EPYC』は、デュアルスレッドコアを32個搭載している」（同氏）

　またPapermaster氏は、「マスクデータのポスト処理は、非常に高並列であるため、大幅な性能向上を実現しつつある。われわれがこれまでに膨大なリソースを投入してきた物理的設計や検証にも、普及していくことを期待している。その一方でAMDは、検証を加速させ、ソフトウェアとハードウェアのコベリフィケーション（Co-VerifiCation：協調検証作業）の手段として、包括的なエミュレーションを活用している」と付け加えた。

　こうした方法は、AMDがこれまで、自社の能力を超えるライバル企業であるIntelとNVIDIAとの間で競争を繰り広げるために適用してきた、さまざまな手法の中の1つにすぎない。

　同氏は、「当社はこれまで、プロセスの転換期における課題に対応していく上で、単純に数百人規模の技術者を投入するということができなかった。このため、クライアントCPUおよびGPUやセミカスタムチップなどの回路を再利用すべく、モジュール方式の開発に力を入れてきた。FinFETや検証の複雑性が増大するに伴い、現状を維持しながら、ファーストシリコンからテープアウトまでの期間を短縮することに成功した」と述べている。

【翻訳：田中留美、編集：EE Times Japan】