究極の高密度不揮発性メモリを狙う強誘電体トランジスタ：福田昭のストレージ通信（73） 強誘電体メモリの再発見（17）（2/2 ページ）

今回は、1個のトランジスタだけでメモリセルを構成できる「FeFET（Ferroelectric FET）」または「強誘電体トランジスタ」について解説する。FeFETは、構造はシンプルだが、トランジスタの設計はかなり複雑になる。

[福田昭，EE Times Japan]

メモリ特性とスイッチング特性の両方を考慮

　「FeFET（Ferroelectric FET）」あるいは「強誘電体トランジスタ」の基本的な構造は、かなりシンプルである。シリコン基板（シリコンウエハー）の表面には、常誘電体の薄いゲート絶縁膜が載る。その上に、強誘電体の絶縁膜が載り、最上層はゲート電極となる。普通のMOSFETとの違いは、ゲート絶縁膜が2層構造になっただけ、ともいえる。

　ただしトランジスタの設計はかなり複雑だ。普通のMOSFETはスイッチあるいはアンプであり、メモリではない。しかし強誘電体トランジスタはメモリなので、スイッチング特性とメモリ特性の両方が関連する。ゲート電圧、ドレイン電流、ゲートスタックの静電容量、常誘電体膜中の電界、強誘電体膜中の電界、強誘電体のスイッチング特性（分極反転特性）、強誘電体の膜厚と抗電界などを考慮しなければならない。

　例えばメモリウィンドウ（オン状態とオフ状態の差分）は、強誘電体の膜厚と抗電界の大きさに比例する。また書き込みの速度は、スイッチング特性（分極特性）に依存する。

強誘電体トランジスタ（FeFET）の基本的な構造とパラメータ群。出典：NaMLabおよびドレスデン工科大学（クリックで拡大）

　強誘電体トランジスタ（FeFET）の研究は、従来の強誘電体材料であるペロブスカイト系セラミックスと、強誘電性の有機高分子を使い、1990年代後半から活発になってきた。次回は、その歩みをご報告しよう。

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧