IEDM 2017の講演3日目（12月6日）午前：10nm世代と7nm世代の半導体量産技術：福田昭のデバイス通信（123） 12月開催予定のIEDM 2017をプレビュー（7）（2/2 ページ）

12月6日午前のセッションから、注目講演を紹介する。メモリセルと論理演算を統合することで脳神経回路を模倣する研究の成果や、10nm／7nm世代のCMOSロジック量産技術についての発表が行われる。

[福田昭，EE Times Japan]

10nm世代と7nm世代のCMOSロジック量産技術

　セッション29では、最先端のCMOSロジック量産技術が半導体製造の大手企業によって披露される。

　Intelは、10nm世代のCMOSロジック量産技術を開発した（講演番号29.1）。既に量産を始めている。要素技術としては、第3世代のFinFET技術、ArF液浸リソグラフィのSAQP（自己整合四重パターニング）技術、コバルト金属のローカル配線技術（12層金属配線の中で下層側の3層に採用）、第5世代の高誘電率絶縁膜金属ゲート電極（HKMG）技術、第7世代のひずみシリコン技術などを駆使した。トランジスタのしきい電圧は3段階である。フィンの厚みは7nm、フィンの高さは46nm。

　GLOBALFOUNDRIESは、7nm世代のCMOSロジック量産技術を発表する（講演番号29.5、レイトニュース）。第3世代のFinFET技術、ArF液浸リソグラフィのSAQP技術とSADP（自己整合二重パターニング）技術などを駆使した。特定のクリティカルな加工層は、将来においてEUV（極端紫外光）リソグラフィによって容易に置き換えられるように工夫した。試作した高密度SRAMセルの面積は0.0269μm²と小さい。

12月6日（水曜日）午前の注目講演タイトル（その2） （クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧