Intel、10nmチップの量産開始を2019年に延期:歩留まり問題の対処が長引く
Intelは、10nmチップの量産の開始時期を2018年後半から2019年に延期したことを明らかにした。歩留まりの改善の進展が見込みよりも遅いことが原因だという。
歩留まり問題、原因はマルチパターニング起因の欠陥
Intelは、10nmチップの量産の開始時期を2018年後半から2019年に延期したことを明らかにした。歩留まりの改善の進展が見込みよりも遅いことが原因だという。
IntelのCEO(最高経営責任者)であるBrian Krzanich氏は、2018年第1四半期の決算発表後に行われたアナリストとのカンファレンスコールで、同社は現在少量の10nm製品を出荷しており、歩留まりは向上しつつあるが、改善率は同社が当初見込んでいたよりも遅いと述べた。
Krzanich氏は「それを受けて、量産の開始時期を2018年下半期から2019年に延期した。われわれは歩留まりの問題を理解し、その改善策を定義済みだが、それを実行し適切かどうか見極めるには時間がかかる」と述べた。
Krzanich氏は、歩留まりの問題は、10nmに必要なマルチパターニングに起因する欠陥が関連していると明らかにした。なお、Intelは10nmの次に、EUV(極端紫外線)リソグラフィを用いた7nmプロセスに移行する計画である。
PC以外の製品が全売上高の約半分を占める
Intelは、2018年第1四半期の売上高が9%増加したことと、同年の売上目標を650億米ドルから675億米ドルに上方修正したことを発表した。また、同社は10年以上を費やして、主力のPC事業の枠を超えた多角化を推進してきたが、2018年第1四半期に、PC以外の製品が全売上高に占める割合は過去最高の49%となった。
Intelは、設計分野で20年以上のキャリアを持ち、AppleやAMDなどで重要な役割を担ってきたJim Keller氏が、シリコンエンジニアリング部門を率いるシニアバイスプレジデントとしてIntelに加わることを明らかにした。IntelはTeslaからKeller氏を引き抜いたが、同氏はそこで自動運転や低電圧ハードウェア担当のバイスプレジデントを務めていた。
Intelは、Keller氏を任命する5カ月前にも、AMDからRaj Koduri氏を引き抜き、コアおよびビジュアルコンピューティング部門の主席アーキテクトに就任させていた。Koduri氏は現在、エッジコンピューティングに関するイニシアチブを主導する立場にある。
Keller氏のキャリアにおけるマイルストーンの1つとして、Apple独自のカスタムモバイルプロセッサ「A4」とその後継の「A5」の開発を主導したことが挙げられる。また、同氏はチーフコアアーキテクトとしてAMDに勤務していたころ、「Zen」アーキテクチャの開発も主導した。
Intelの2018年第1四半期の売上高は、前年同期の148億米ドルから増加し、161億米ドルに達した。2018年第1四半期の純利益は、前年同期比50%増となる45億米ドルだった。さらに、2018年第1四半期では、メモリ事業が10億米ドル以上となる過去最高の売上高を記録したという。
【翻訳:青山麻由子、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- Intel、“組み込みAIチップ”のPC搭載を狙う
Intelは、CPUの他に、Movidiusが手掛けてきたVPU(Vision Processing Unit)のような推論チップを、PCに搭載することを目指しているようだ。 - 「AIとはソフトの進化」 Intelが取り組みを強化
Intelは2017年12月5日に東京都内で記者説明会を開催。2017年における同社の取り組みを振り返った。AI(人工知能)分野については、京都大学医学部の専門家が登壇し、Intelのプロセッサを使った機械学習のシステムを、創薬に導入した事例を語った。 - 2017年Q2の半導体売上高、SamsungがIntelを抜く
2017年第2四半期の半導体売上高において、Samsung ElectronicsがIntelを抜いた。メモリ市場が好調だったことが主な要因だ。 - Intelが10nmプロセスの詳細を明らかに
Intelは2017年に10nmチップ製造を開始する予定だ。さらに、22nmの低電力FinFET(FinFET low power、以下22nm FFL)プロセスも発表した。GLOBALFOUNDRIESなどが手掛けるFD-SOI(完全空乏型シリコン・オン・インシュレーター)に真っ向から挑み、ファウンドリービジネスで競い合う。 - Intelの高性能・高密度パッケージング技術「EMIB」の概要
今回は、Intelが開発した2.nD(2.n次元)のパッケージング技術「EMIB(Embedded Multi-die Interconnect Bridge)」を解説する。EMIBではシリコンインターポーザの代わりに「シリコンブリッジ」を使う。その利点とは何だろうか。 - “お蔵入りチップ”が掘り出し物に? Intel FPGAが示す過去の半導体の価値
Intel FPGAとして発表された「Cyclone 10 LP」。これには、約10年前のプロセスとシリコンが使われている。これは、何を意味しているのだろうか。