埋め込みMRAMのメモリセルと製造プロセス：福田昭のストレージ通信（106） GFが語る埋め込みメモリと埋め込みMRAM（6）（2/2 ページ）

今回は、ロジックへの埋め込みに向けたMRAMのメモリセルと製造プロセスについて解説する。

[福田昭，EE Times Japan]

配線工程の途中でMTJを形成してCMOSロジック互換を維持

　それでは、多層配線の途中で磁気トンネル接合（MTJ）を形成する工程を少し説明しよう。CMOS構造のトランジスタを形成し、多層配線を第5層（M5）まで製造する。ここからMTJの工程が始まる。

　始めは、MTJの下層電極（ボトム電極（BE））を形成する。それから磁性層を含めたMTJの製造に入る。磁性層やトンネル絶縁膜層などを成膜し、熱処理とパターニング（リソグラフィとエッチング）を実施する。そしてMTJを保護するキャップ用絶縁膜を成膜し、平坦化を施す。最後に上層電極（トップ電極（TE））を形成する。

　その後は、第6層の配線（M6）工程、アルミニウムのパッド形成、ワイヤボンディング、磁気シールド構造を備えたパッケージングへと進む。

埋め込み用MRAMにおける磁気トンネル接合（MTJ）の製造工程。左は磁気トンネル接合（MTJ）の断面を電子顕微鏡で観察した画像と、MTJを形成した多層配線の断面を電子顕微鏡で観察した画像。第5層金属配線（M5）と第6層金属配線（M6）の間にMTJを挿入している。右は磁気トンネル接合（MTJ）を製造する工程のフローチャート。出典：GLOBALFOUNDRIES（クリックで拡大）

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧