部品内蔵基板の組み立て技術：福田昭のデバイス通信（219） 2019年度版実装技術ロードマップ（30）（2/3 ページ）

今回は、部品内蔵基板の組み立て工程を紹介する。半導体チップをフェースダウン（回路面を下にした状態）で基板に搭載する技術、フェースアップ（回路面を上にした状態）で基板に搭載する技術、微細な配線を形成できる技術の3つについて解説したい。

[福田昭，EE Times Japan]

半導体チップや受動部品などをプリント基板の内部に収容

　プリント配線基板に半導体チップや受動部品などを内蔵させる手法はいくつかある。ここでは3通りの組み立て技術をご紹介しよう。始めは半導体チップ（シリコンダイ）をフェースダウン（回路面を下にした状態）で基板に搭載する技術である。

　完成ウエハーの回路面に銅（Cu）バンプを形成し、シリコンダイを切り出す。このシリコンダイをフェースダウンで銅箔（Cu箔：薄いCu箔と厚い支持用Cu箔で構成）に非導電フィルム（NCF：Non Conductive Film）を介して接続する。次にシリコンダイに相当する部分に穴を開けてあるプリプレグをプレス積層して、最上層を平坦化した後でCu箔を積層する。続いて支持用のCu箔を剥離し、上下のCu層間を貫通するビアを形成し、シリコンダイの回路側にレーザーで穴を開ける。次にCuめっきとエッチングを繰り返すことで再配線層を形成する。

　それからシリコンダイの背面（裏面）側でCu層をパターニングする。ソルダーレジストを基板の両面に塗布してパターニングし、基板の背面にはんだボールを搭載する。最後に個別のパッケージあるいはモジュールとして基板を分割する。再配線層の線幅／間隔は25μm〜35μm／25μm〜35μmとやや広い。

部品内蔵基板の組み立て工程の例（1）。シリコンダイをフェースダウンで基板に搭載する。出典：JEITA（クリックで拡大）

　ここからは、シリコンダイをフェースアップ（回路面を上にした状態）で基板に搭載する技術をご説明しよう。完成ウエハーの回路面にCuバンプを形成し、ウエハーの裏面を研削し、シリコンダイを切り出す。

　次に銅貼積層板（CCL：Copper Clad Laminate）のシリコンダイ搭載側Cu層をパターニングする。続いてパターニングした基板表面に絶縁フィルムを貼る。そして銅貼積層板（CCL）にシリコンダイをフェースアップで搭載し、全体を樹脂層で覆う。樹脂層の表面を平坦化し、シリコンダイのCuバンプ部分とCCL表面のCu箔部分が露出するようにレーザーで孔を開ける。

　それから樹脂層表面にCuメッキとエッチング、樹脂層形成を繰り返して再配線層を形成する。再配線の形成が完了したら、底部のCCLを貫通するビアを作り、底面（裏面）に配線パターンを形成する。続いてはんだボールを底面に搭載する。最後に個別のパッケージあるいはモジュールとして基板を分割する。再配線層の線幅／間隔は25μm〜35μm／25μm〜35μmとやや広い。

部品内蔵基板の組み立て工程の例（2）。シリコンダイをフェースアップで銅貼積層板（CCL）に搭載する。出典：JEITA。出典：JEITA（クリックで拡大）