3D NANDフラッシュの高層化と記憶密度の推移：福田昭のストレージ通信（186） アナリストが語る不揮発性メモリの最新動向（13）（2/2 ページ）

今回は、3D NANDフラッシュ技術の高密度化をけん引してきた高層化と多値化の推移について解説する。

[福田昭，EE Times Japan]

超高層ビルディングと化す3D NANDのメモリセルアレイ

　3D NANDフラッシュの高層化はしばしば、高層ビルディングに例えられる。対するプレーナー（2D）NANDフラッシュはさしずめ、平屋あるいは低層のアパートメントだろうか。

　2D NANDフラッシュの高さは、1μmに満たない。これに対して3D NANDフラッシュは24層〜32層で既に3μm前後と、大規模半導体集積回路（LSI）としては異常な高さに達していた。64層は5μm前後、72層は6μm前後とさらに高層化する。96層は7μm前後に達する。

　高層化は、メモリセルを縦方向に接続する孔（「メモリスルーホール」と呼ぶ）の形成を著しく難しくする。このため、メモリスルーホールの形成を2段階で実施するプロセスが採用されている。例えば64層であれば、32層のスルーホールを2回形成する工程に分ける。

3D NANDフラッシュの高層ビルディング。配布資料では薄いアミをかけていた。出典：FMS 2020の講演「Technology Trend：NAND ＆ Emerging Memory」の配布資料（クリックで拡大）

3D NANDフラッシュの高層ビルディング。講演スライドではメモリセルアレイの断面を電子顕微鏡で観察した画像を示していた。出典：FMS 2020の講演「Technology Trend：NAND ＆ Emerging Memory」のスライド（クリックで拡大）

　なおSamsungだけは、メモリスルーホールの形成を1回で済ませている。同じ積層数でも、Samsungの3D NANDはあまり高くない。特に92層と128層では、他社に比べて低い。メモリスルーホール作成の難しさを緩和していることがうかがえる。

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧