特集
TSMCが語る「N3」ノードの詳細：「N4」の量産は2021年中にも（3/3 ページ）
TSMCは現在、「N5」プロセスノード適用製品の生産を順調に拡大しているところだが、それをさらに進化させた「N4」ノードの量産を2021年中に開始する予定だと発表した。また、N4よりもさらなる技術的飛躍を実現するとみられる「N3」ノードについても、2022年後半には量産を開始する計画だという。
N3プロセス適用チップの設計／試験ツール
関連記事
ASMLの新型EUV装置、ムーアの法則を今後10年延長可能に
ASMLが、新しいEUV（極端紫外線）リソグラフィ装置の開発計画を発表した。EUVリソグラフィツールは今や、世界最先端の半導体市場において非常に重要な存在となっている。その分野で唯一のサプライヤーであるASMLの経営幹部によると、今回の新型装置の開発により、ムーアの法則はこの先少なくとも10年間は延長される見込みだという。
ソニーが通期見通しを上方修正、TSMC日本工場への協力も言及
ソニーグループは2021年10月28日、2022年3月期（2021年度）第2四半期（2021年7〜9月）決算を発表した。同日実施した説明会で、同社副社長兼最高財務責任者（CFO）の十時裕樹氏はTSMCの日本工場建設計画への協力についても言及した。
モバイル向け小型薄型パッケージ「InFO」が進化
TSMCが開発してきた先進パッケージング技術の最新動向を紹介する。始めは全体のトレンドを示す。
「InFO」技術を低コストの高性能コンピューティング（HPC）に応用
今回はInFOを高性能コンピューティング（HPC）向けに改良した「InFO_oS（InFO-on-Substrate）」を説明する。
システムの性能向上に不可欠となった先進パッケージング技術
今回は、フロントエンド3Dとバックエンド3Dを解説する他、TSMCが「CSYS（Complementary Systems, SoCs and Chiplets integration、シーシス）」と呼ぶソリューションを紹介する。
TSMCの微細化は2nmまで？ 以降はパッケージングが肝に
ムーアの法則はこれまで長年にわたり、「半導体チップのトランジスタ密度は、2年ごとに2倍になる」との見解を維持してきたが、3nmプロセスにおいて数々の問題が提示されるようになった。それでもTSMCは、引き続き楽観的な見方をしているようだ。
Copyright © ITmedia, Inc. All Rights Reserved.