特集
TSMC、Samsung、Intel……チップメーカーの運命を示す特許動向：特許ポートフォリオを分析（2/2 ページ）
特許ポートフォリオの構築は、成功への道として試行錯誤が繰り返されているが、確実な成功を保証するわけではない。まずその特許の数が1つの目安となるが、 企業が出願し取得する特許の品質は、同じくらい重要である。では、どの半導体メーカーが賢明な特許ポートフォリオを構築し、どの半導体メーカーが単に目的のために特許ポートフォリオを蓄積しているだろうか。
TSMC、Samsung、Intelの高性能パッケージング技術展開
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
Intel、TSMCを活用しつつ「リーダーシップを取り戻す」
Intelが、かつてのライバルであったTSMCへの依存度を高めている。売上高を増加させ、最終的に製造規模と半導体プロセス技術分野において世界リーダーとしての優位性を取り戻していきたい考えのようだ。
Samsung、2022年前半にGAA適用の3nmチップの生産開始
Samsung Electronicsファウンドリー部門は、2021年10月6〜8日にオンラインで開催した「Samsung Foundry Forum 2021」で、半導体プロセスのロードマップと製造工場の拡張について詳細を明らかにした。Samsungは、次世代のトランジスタ技術の開発を最も積極的に進めており、TSMCやIntelに先駆けて量産を開始する計画だ。
シリコンダイを積層する3次元集積化技術「SoIC」
今回から、シリコンダイを3次元積層する技術「SoIC（System on Integrated Chips）」を解説する。
ウエハースケールの超巨大プロセッサを実現した「InFO」技術
「InFO」技術を改良した2種類のパッケージのうち、ウエハー規模の巨大なパッケージング技術「InFO_SoW」を解説する。
「InFO」技術を低コストの高性能コンピューティング（HPC）に応用
今回はInFOを高性能コンピューティング（HPC）向けに改良した「InFO_oS（InFO-on-Substrate）」を説明する。
大型パネルで大量のパッケージを一括組み立てする「FOPLP」技術
前回説明したウエハーレベルのファンアウトパッケージング技術「FOWLP（Fan Out Wafer Level Packaging）」における一括製造の考え方を、パネル状の基板に適用したのが、パネルレベルのファンアウトパッケージング技術「FOPLP（Fan-Out Panel Level Packaging）」だ。今回は、FOPLPの強みや、どんなパッケージングに適しているかなどを説明する。