AMDが開発した第4世代「EPYC」プロセッサのメモリ構成：福田昭のデバイス通信（375）（1/2 ページ）

[福田昭，EE Times Japan]

主記憶（メインメモリ）はデータ転送速度が1.5倍、記憶容量が2倍に向上

　AMDは2022年11月10日（米国時間）に米国カリフォルニア州サンフランシスコでサーバ向けプロセッサ「EPYC（エピック）」の新製品発表会「together we advance_data centers」を開催した。新しい「EPYC」は、x86互換のCPUコア「Zen（ゼン）」シリーズの第4世代となる最新のCPUコア「Zen4」を搭載する。名称は「第4世代（4th Gen）EPYC」である。

　そこで本コラムの第371回から、第4世代EPYCプロセッサとZen4コアの内容をご説明してきた。前回は、「Zen4」コアを内蔵するダイ（CCD：Core Complex Die）のメモリ構成を解説した。具体的にはキャッシュメモリ（1次キャッシュから3次キャッシュ）を説明した。今回は、第4世代EPYCプロセッサのメモリ構成を簡単にご報告する。具体的には、メインメモリ（主記憶）を解説する。

サーバ用プロセッサ「EPYC」の世代別概要。左端が第1世代。製品名（EPYC 7001）の下は開発コード名。その右が第2世代、さらにその右が第3世代と進む。右端が11月に発表された第4世代のEPYC［クリックで拡大］ 出所：AMD

　第4世代EPYCが主記憶（メインメモリ）用にサポートする外付けの半導体メモリは、前世代である第3世代のEPYCと比べるとデータ転送速度が高く、記憶容量が大きい。第3世代EPYCはDDR4タイプのDRAMをサポートしていた。第4世代EPYCは、DRAMとしては次の世代であるDDR5タイプのDRAMをサポートした。この結果、DRAMの最大データ転送速度は1.5倍に高まり、プロセッサ（ソケット）当たりの最大記憶容量は2倍に拡大した。DRAM入出力ピン当たりのデータ転送速度は4800Mbps、プロセッサ当たりの記憶容量は6Tバイトに達する。

EPYCプロセッサがサポートするDDR4タイプDRAM（左）とDDR5タイプDRAM（右）の主な仕様［クリックで拡大］ 出所：AMD

DRAM容量は64Gビット、DIMM容量は256Gバイトまでサポート

　本コラムの第372回でも述べたように、EPYCプロセッサはチップレット構成を採用している。主記憶のDRAMとデータをやりとりするのは入出力ダイ（IODあるいはIO Die）である。入出力ダイは12チャンネルのDDR5メモリコントローラーを搭載しており、各チャンネルには最大で2枚のDRAMモジュール（DRAM DIMM）を接続できる。

　サポートするDIMMの種類はRDIMM（Registered DIMM）と3DS（Three Dimensional Stack） RDIMMだけだ。DRAMの最大記憶容量は64Gビット、DIMMの最大記憶容量は256Gバイトである。各チャンネルに256GバイトのDIMMを2枚接続すると、ソケット当たりの記憶容量は6Tバイトとなる。

　なおAMDは入出力ダイのメモリコントローラーを「UMC（Universal Memory Controller）」と呼称している。入出力ダイの説明図面ではメモリコントローラーの表記が「DDR5」の図面と「UMC」の図面が混在する。両者は同じなので留意されたい。

第4世代EPYCプロセッサのメインメモリ（主記憶）構成。入出力ダイ（図中では「Fabric＋IO」と表記））は12チャンネルのDDR5メモリコントローラーを搭載しており、各チャンネルが主記憶のDRAMモジュール（DIMM）とつながる［クリックで拡大］ 出所：AMD